[发明专利]一种确定端口寄生电感及可伸缩模型的方法

说明书

本发明公开的一种确定端口寄生电感的方法，包括如下步骤：S01：确定待测器件中包含寄生电感的端口；S02：针对每一个含有寄生电感的端口，构建其对应的端口辅助结构；S03：分别建立各端口辅助结构的子电路模型，所述子电路模型中包括串联的寄生电阻和寄生电感；S04：获取各个端口辅助结构的S参数，并基于S参数提取对应子电路模型中的寄生电感值；即为所述待测器件中该端口对应的寄生电感值。本发明提供的一种确定端口寄生电感及可伸缩模型的方法，通过建立端口辅助结构及其子电路模型，确定待测器件的端口寄生电感，再通过端口寄生电感与器件版图尺寸之间的关系，建立可以确定端口寄生电感的可伸缩模型，从而准确确定各个待测器件的端口寄生电感。

技术领域

本发明涉及半导体器件的测试建模领域，具体涉及一种确定端口寄生电感及可伸缩模型的方法。

背景技术

射频器件的寄生因素会影响器件的整体性能，尤其是在频率较高时影响更为显著。对于Varactor等器件，在频率较低时，器件的寄生电感几乎没有影响，但在频率较高时不可忽略。传统的射频器件测试将器件看做一个二端口网络，对器件的整体性能进行表征。但由于器件的寄生电感较小，器件在较大范围的频段内都表现为感性。寄生电感的提取往往通过器件的某些性能指标去推测寄生电感大小，误差较大，寄生电感随器件版图布局的变化及尺寸大小变化规律难以表征出来。

对Varactor，MOS等器件进行射频建模，通常将该器件引出两个端口进行S参数测试，通过分析测试数据确定模型中的参数等。对于其寄生电感，由于感值较小，仅通过表征器件整体性能的测试数据难以准确确定，其随器件版图尺寸的变化规律也难以准确确定。

发明内容

本发明的目的是提供一种确定端口寄生电感及可伸缩模型的方法，通过建立端口辅助结构即子电路模型，确定待测器件的端口寄生电感，再通过端口寄生电感与器件版图尺寸之间的关系，建立可以确定端口寄生电感的可伸缩模型，从而准确确定各个待测器件的端口寄生电感。

为了实现上述目的，本发明采用如下技术方案：一种确定端口寄生电感的方法，包括如下步骤：

S01：确定待测器件中包含寄生电感的端口；

S02：针对每一个含有寄生电感的端口，构建其对应的端口辅助结构，具体包括：保留该端口的通路连接，并对该通路连接做镜像，形成镜像通路连接，所述通路连接和镜像通路连接通过连接区域相连，所述通路连接、镜像通路连接和连接区域共同形成该端口对应的端口辅助结构；

S03：分别建立各端口辅助结构的子电路模型，所述子电路模型中包括串联的寄生电阻和寄生电感；

S04：获取各个端口辅助结构的S参数，并基于S参数提取对应子电路模型中的寄生电感值；即为所述待测器件中该端口对应的寄生电感值。

进一步地，所述待测器件为射频Varactor器件时，其包含寄生电感的端口为栅极端口和源漏极端口。

进一步地，所述待测器件为MOS器件时，其包含寄生电感的端口为栅极端口、源极端口和漏极端口。

进一步地，所述步骤S02中，对于栅极端口辅助结构，通过栅极材料将通路连接部分和镜像通路连接部分连接起来；对于源极端口辅助结构、漏极端口辅助结构以及源漏端口辅助结构，通过有源区材料将通路连接部分和镜像通路连接部分连接起来。

进一步地，所述连接区域的长度小于相同方向上通路连接的长度，其中，所述连接区域的长度指的是从通路连接到镜像通路连接方向上连接区域的长度。

进一步地，所述步骤S04中获取端口辅助结构的S参数的方法为：对该端口辅助结构进行S参数测试，获取其S参数。

进一步地，所述步骤S04中获取端口辅助结构的S参数的方法为：对该端口辅助结构进行电磁场仿真，获取其S参数。