[发明专利]多色自对准触点选择性蚀刻

说明书

描述形成并处理半导体装置的方法，所述方法利用氧化铝相对于氧化硅、氮化硅、氧化铝或氧化锆的选择性蚀刻。某些实施方式涉及用于金属栅极应用的自对准触点的形成。

相关申请的交叉引用

本申请要求于2018年3月12日提交的美国临时申请第62/641,993号的优先权，所述申请的全部公开内容以引用的方式并入本文。

技术领域

本发明的实施方式涉及电子装置制造领域以及用于装置图案化的方法。具体来说，实施方式涉及在图案化和栅极触点应用中使用氧化铝的选择性蚀刻。

背景技术

减小集成电路(IC)的尺寸产生改进的性能、增加的容量和/或减小的成本。每次尺寸减小需要更复杂的用于形成IC的技术。光刻通常用于在基板上图案化IC。IC的示例性特征是材料的线，所述材料可以是金属、半导体或绝缘体。线宽是线的宽度，并且间隔是在相邻的线之间的距离。间距被定义为在两个相邻的线上的相同点之间的距离。间距等于线宽和间隔的总和。然而，由于诸如光学和光或辐射波长之类的因素，光刻技术受限于最小间距，在低于最小间距时，特定光刻技术可能不可靠地形成特征。因此，光刻技术的最小间距可能限制IC的特征尺寸减小。

诸如自对准双图案化(SADP)、自对准四图案化(SAQP)和光刻-蚀刻-光刻-蚀刻(LELE)之类的工艺可用于将光刻技术的能力延伸到超出现有光刻设备的最小间距能力。在SADP、SAQP或LELE工艺之后，多切口掩模或阻挡掩模被放置在由SADP、SAQP或LELE工艺产生的线和空间上方，用来执行装置图案化。随着特征尺寸减小，间距和线宽也减小。由此，掩模边缘位置控制的精确度必须更高。例如，对于7nm节点结构来说，间距是约32nm，并且切口或阻挡掩模的总边缘位置误差(EPE)应小于间距的1/4，其小于约8nm。能够满足这种严格几何需求的设备是非常昂贵的，并且另外，这种严格几何需求也导致低的生产良率。

由此，存在对用于装置图案化来减少来自图案未对准的缺陷并提高生产良率的改进的方法的需要。

发明内容

本公开内容的一个或多个实施方式涉及形成半导体装置的方法。提供基板，所述基板具有栅极以及在其上的栅极盖层(gate cap)，所述栅极具有第一侧和第二侧。基板具有邻近栅极的第一侧和第二侧的间隔件材料。邻近栅极的第一侧的间隔件材料为第一间隔件，邻近栅极的第二侧的间隔件材料为第二间隔件。具有源极盖层的源极材料在间隔件材料的邻近栅极的第一侧的相对侧上。具有漏极盖层的漏极材料在间隔件材料的邻近栅极的第二侧的相对侧上。电介质在源极材料与第一间隔件相对的侧面上并在漏极材料与第二间隔件相对的侧面上。掩模形成在栅极盖层、间隔件材料、源极盖层、漏极盖层和电介质的表面上。掩模具有开口，所述开口暴露栅极盖层、源极盖层或漏极盖层中的一个或多个的表面。栅极盖层、源极盖层或漏极盖层中的一个或多个通过掩模中的开口来选择性蚀刻，以暴露栅极、源极材料或漏极材料中的一个或多个的顶部，从而形成间隙。栅极盖层、源极盖层或漏极盖层中的至少一个包括一种材料，所述材料耐受使用选择性蚀刻的蚀刻条件的蚀刻。

本公开内容的另外实施方式涉及形成半导体装置的方法。提供基板，所述基板具有栅极以及在其上的栅极盖层，所述栅极具有第一侧和第二侧。基板具有邻近栅极的第一侧和第二侧的间隔件材料。邻近栅极的第一侧的间隔件材料为第一间隔件，邻近栅极的第二侧的间隔件材料为第二间隔件。具有源极盖层的源极材料在间隔件材料的邻近栅极的第一侧的相对侧上。具有漏极盖层的漏极材料在间隔件材料的邻近栅极的第二侧的相对侧上。电介质在源极材料与第一间隔件相对的侧面上并在漏极材料与第二间隔件相对的侧面上。掩模形成在栅极盖层、间隔件材料、源极盖层、漏极盖层和电介质的表面上。掩模具有开口，所述开口暴露栅极盖层的表面以及源极盖层或漏极盖层中的一个或多个的至少一些表面。栅极盖层通过掩模中的开口选择性蚀刻，以暴露栅极中的一个或多个的顶部，并且留下实质上全部源极盖层和漏极盖层。