[发明专利]半导体结构及其制作工艺

权利要求书

1.一种半导体结构，其特征在于，包含：

至少一堆叠的鳍状结构，位于基底上，其中该堆叠的鳍状结构包含第一鳍状层以及第二鳍状层，且一鳍状介电层夹置于该第一鳍状层以及该第二鳍状层之间；

栅极，跨设该堆叠的鳍状结构；以及

源/漏极，直接设置于该基底上以及全部的该堆叠的鳍状结构侧壁上。

2.如权利要求1所述的半导体结构，其中该堆叠的鳍状结构包含该第一鳍状层、多个该鳍状介电层以及多个该第二鳍状层，且该第一鳍状层、该些鳍状介电层以及该些第二鳍状层堆叠排列，其中该些鳍状介电层夹置于该第一鳍状层以及各该些第二鳍状层之间，以电性绝缘该第一鳍状层以及各该些第二鳍状层。

3.如权利要求2所述的半导体结构，其中该些鳍状介电层之一在该堆叠的鳍状结构的底部并接触该基底。

4.如权利要求1所述的半导体结构，其中该第一鳍状层在该堆叠的鳍状结构的顶部，该第一鳍状层的顶面以及两侧壁接触该栅极，该第二鳍状层在该堆叠的鳍状结构的中间，该第二鳍状层的两侧壁接触该栅极。

5.如权利要求1所述的半导体结构，其中该第一鳍状层以及该第二鳍状层包含硅质鳍状层。

6.如权利要求1所述的半导体结构，其中该第一鳍状层包含硅质鳍状层以及该第二鳍状层包含硅锗鳍状层。

7.如权利要求1所述的半导体结构，其中该鳍状介电层包含高介电常数介电层。

8.如权利要求7所述的半导体结构，其中该高介电常数介电层包含铪氧化层。

9.如权利要求7所述的半导体结构，其中该鳍状介电层包含该高介电常数介电层夹置于两缓冲层之间。

10.如权利要求9所述的半导体结构，其中该些缓冲层包含氧化层。

11.如权利要求1所述的半导体结构，其中该栅极包含栅极介电层以及栅极导电层。

12.如权利要求11所述的半导体结构，其中该栅极导电层包含金属栅极。

13.如权利要求1所述的半导体结构，其中该第一鳍状层以及该第二鳍状层的厚度不同。

14.一种半导体制作工艺，包含：

形成堆叠层于基底上，其中该堆叠层包含由下而上堆叠的第一层、介电层以及第二层；

图案化该堆叠层，以形成至少一堆叠的鳍状结构于该基底上，其中该堆叠的鳍状结构包含第一鳍状层以及第二鳍状层，且一鳍状介电层夹置于该第一鳍状层以及该第二鳍状层之间；

形成栅极，跨设该堆叠的鳍状结构；

蚀刻该栅极侧边的该堆叠的鳍状结构，以形成凹槽于该堆叠的鳍状结构中并暴露出该基底；以及

形成源/漏极，在该些凹槽中以及直接于该基底上。

15.如权利要求14所述的半导体制作工艺，其中该堆叠的鳍状结构包含该第一鳍状层、多个该鳍状介电层以及多个该第二鳍状层，且该第一鳍状层、该些鳍状介电层以及该些第二鳍状层堆叠排列，其中该些鳍状介电层夹置于该第一鳍状层以及各该些第二鳍状层之间，以电性绝缘该第一鳍状层以及各该些第二鳍状层。

16.如权利要求15所述的半导体制作工艺，其中该些鳍状介电层之一在该堆叠的鳍状结构的底部并接触该基底。

17.如权利要求14所述的半导体制作工艺，其中该第一鳍状层在该堆叠的鳍状结构的顶部，该第一鳍状层的顶面以及两侧壁接触该栅极，该第二鳍状层在该堆叠的鳍状结构的中间，该第二鳍状层的两侧壁接触该栅极。