[发明专利]半导体器件的制造方法

说明书

本发明涉及一种半导体器件的制造方法。器件包括：双极晶体管和互补金属氧化物半导体，所述互补金属氧化物半导体包括衬底中的源极区、漏极区、源极区和漏极区间的隔离结构和隔离结构上的栅极。基区光刻步骤形成的注入窗口包括第一窗口和第二窗口，基区注入步骤注入的第二导电类型杂质穿过露出隔离结构的第一窗口增大隔离结构下方的第二导电类型杂质浓度，穿过第二窗口形成双极晶体管的基区。通过将原本用于形成第一窗口的光刻步骤和用于形成第二窗口的光刻步骤合并为一步，因此可以节省一道光刻工序，节约了整个工艺的成本，提高了产能。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体器件的制造方法。

背景技术

CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件具有集成度高、功耗低的特点，在现在的半导体制程中已经完全取代了原来的双极型器件。但是CMOS的速度和双极型器件比起来，相对较慢；某些客户还是会需要少量使用到双极型器件。常规的做法是在传统CMOS工艺制程的基础上，加上一个光刻/注入的层次，用来调节双极型器件的基区工艺，以VNPN(垂直型NPN双极晶体管)为例，额外增加的光刻/注入层次称为Pbase或BA,这种工艺我们称之为biCMOS工艺(双极晶体管和互补金属氧化物半导体BiCMOS是将两种独立的半导体器件类型——双极性晶体管(Bipolar JunctionTransistor)和互补式金属氧化物半导体(CMOS)，集成到单一集成电路上。当用小写的bi和大写的CMOS时，表示该工艺主要是CMOS为主，ipolar为辅)。

在传统的CMOS工艺制程的基础上增加一次BA的光刻/注入层次，会导致整个工艺的成本增加，工业产能降低。

发明内容

基于此，对于0.25um半导体器件的工艺制程，有必要针对上述问题，提供一种新的半导体器件的制造方法。

一种半导体器件的制造方法,所述半导体器件包括双极晶体管和互补金属氧化物半导体，所述互补金属氧化物半导体包括衬底中的源极区、衬底中的漏极区、所述源极区和漏极区之间的隔离结构、所述隔离结构上的栅极。所述制造方法包括基区光刻步骤和基区注入步骤，所述基区光刻步骤形成的注入窗口包括第一窗口和第二窗口，所述第一窗口露出所述隔离结构；所述基区注入步骤注入的第二导电类型杂质穿过所述第一窗口从而增大所述隔离结构下方的第二导电类型杂质浓度，穿过所述第二窗口形成所述双极晶体管的基区。

在其中一个实施例中，所述半导体器件为双极晶体管和互补金属氧化物半导体器件。

在其中一个实施例中，所述基区光刻步骤之前还包括：

获得衬底，所述衬底中形成有第一导电类型阱区和第二导电类型阱区；所述第一导电类型和第二导电类型为相反的导电类型。

形成所述隔离结构；

所述基区注入步骤，是在所述第一导电类型阱区中形成所述基区，所述增大所述隔离结构下方的第二导电类型杂质浓度是增大所述第二导电类型阱区中相应位置的杂质浓度。

在其中一个实施例中，形成所述隔离结构之前，还包括对所述第一导电类型阱区和第二导电类型阱区进行加热推阱的步骤。

在其中一个实施例中，所述基区注入是分多步进行的杂质离子注入。

在其中一个实施例中，所述基区注入步骤之后，还包括：

在所述衬底表面生长栅氧化层。

在栅氧化层上淀积多晶硅层。

刻蚀所述多晶硅层形成栅极。

对所述衬底进行轻掺杂漏注入。

在所述栅极的两侧形成侧墙。