[发明专利]半导体装置的制造方法

说明书

一种半导体装置的制造方法。在半导体装置的制造方法中，第一隔离绝缘层是形成在鳍片之间。虚设氧化层是形成在鳍片及第一隔离绝缘层上。多晶硅层是形成在鳍片上及在鳍片的边缘区域上，其中鳍片的边缘区域是在鳍片的纵向方向的一端上。侧壁间隙壁层是形成在多晶硅层上。鳍片的源极/漏极区域是被蚀刻。源极/漏极区域是未被侧壁间隙壁层所覆盖，借以形成源极/漏极空间。源极/漏极磊晶层是形成在源极/漏极空间内。层间介电层是形成在源极/漏极磊晶层上。多晶硅层是被蚀刻。间隙壁虚设栅极层是形成在多晶硅层上。

技术领域

本揭露是关于一种用于半导体积体电路的鳍式场效晶体管及/或环绕式栅极场效晶体管的制造方法，特别是关于一种用以保护源极/漏极磊晶层的鳍片端间隙壁虚设栅极的制造方法及半导体装置。

背景技术

习知平面薄膜装置提供优越的效能及低能耗。为了增进装置的可控制力并减少基材表面被平面元件占有的面积，半导体产业已进步至奈米科技制程世代，以追求较高的元件密度、较高的效能及较低的成本。同时来自制作及设计问题的挑战已造成三维设计的发展，例如多栅极场效晶体管(field effect transistor，FET)，包含鳍式场效晶体管(finfield effect transistor，FinFET)以及环绕式栅极(gate-all-around，GAA)场效晶体管。在鳍式场效晶体管中，栅极是与通道区域的三侧表面相邻，且栅极介电层是插入于其中。由于栅极结构环绕(围绕)于鳍片的三面(即顶表面及相对的侧表面)，晶体管实质上具有控制电流穿过鳍片或通道区域的三个栅极(在顶表面和相对侧表面的每一者上的一栅极)。通道的底部的第四侧是远离于栅极电极，故其是不受相近的栅极所控制。相对地，在环绕式栅极(Gate-all-around，GAA)场效晶体管中，通道区域的所有侧面(即顶表面、相对侧表面及底表面)是被栅极电极所环绕，其允许通道区域较充分的空乏，并通过较陡峭的次阈值电流摆幅(sub-threshold current swing，SS)及较小的漏极导引能障降低(drain inducedbarrier lowering，DIBL)，来导致减少短通道效应。当晶体管尺寸持续下降至次10-15奈米科技世代，鳍式场效晶体管及/或环绕式栅极场效晶体管需要进一步改善。

发明内容

本揭露的一态样是提供一种半导体装置的制造方法。在半导体装置的制造方法中，第一隔离绝缘层是形成在鳍片之间。虚设氧化层是形成在鳍片及第一隔离绝缘层上。多晶硅层是形成在鳍片上及在鳍片的边缘区域上，其中鳍片的边缘区域是在鳍片的纵向方向的一端上。侧壁间隙壁层是形成在多晶硅层上。鳍片的源极/漏极区域是被蚀刻。源极/漏极区域是未被侧壁间隙壁层所覆盖，借以形成源极/漏极空间。源极/漏极磊晶层是形成在源极/漏极空间内。层间介电层是形成在源极/漏极磊晶层上。多晶硅层是被蚀刻。间隙壁虚设栅极层是形成在多晶硅层上。

附图说明

根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的是，如同业界的标准作法，许多特征并不是按照比例绘示的。事实上，为了进行清楚讨论，许多特征的尺寸可以经过任意缩放。

图1是绘示根据本揭露一实施例的基材的制程操作的示意视图；

图2是绘示根据本揭露一实施例的形成在图1所制作的基材上的堆叠半导体层的示意视图；

图3A是绘示根据本揭露一实施例的由形成在图2的基材上的基材及堆叠层所形成的鳍片结构的示意视图；

图3B是绘示根据本揭露另一实施例的鳍片结构的示意视图；

图4A是绘示根据本揭露一实施例的图3A制作的基材的示意视图；

图4B是绘示根据本揭露一实施例的图3B制作的基材的示意视图；

图5A是绘示根据本揭露一实施例的图4A制作的基材的示意视图；

图5B是绘示根据本揭露一实施例的图4B制作的基材的示意视图；