[发明专利]解码方法及相关电路

权利要求书

1.一种电路，包含有：

一第一存储器，用以接收一数据串流；

一解码器，耦接于该第一存储器，用以接收该数据串流以依序形成多个讯框，并依序对该多个讯框进行解码以分别产生对应的多个码字；以及

一控制电路，耦接于该解码器，用以根据该解码器对于一目前讯框的至少一先前讯框在完成解码操作时所使用的迭代圈数，以决定该目前讯框进行解码时所允许的最多迭代圈数，

其中当该至少一先前讯框在完成解码操作时所使用的迭代圈数小于一临界值时，该控制电路增加该目前讯框进行解码时所允许的最多迭代圈数。

2.如权利要求1所述的电路，其中当该至少一先前讯框在完成解码操作时所使用的迭代圈数小于该临界值时，该控制电路设定该目前讯框进行解码时所允许的最多迭代圈数的执行时间大于该第一存储器接收该数据串流的一个讯框的时间。

3.如权利要求1所述的电路，其中当该至少一先前讯框在完成解码操作时所使用的迭代圈数大于该临界值时，该控制电路设定该目前讯框进行解码时所允许的最多迭代圈数的执行时间等于或小于该第一存储器接收该数据串流的一个讯框的时间。

4.如权利要求1所述的电路，还包含有：

一第二存储器，耦接于该解码器，其中该第二存储器用以自该解码器接收一个讯框所对应到的该多个码字，并将该多个码字传送至一后端电路；

其中该解码器将该多个码字写入至该第二存储器的速率高于该第二存储器将该多个码字传送至该后端电路的速率。

5.如权利要求1所述的电路，其中该解码器为一低密度奇偶检查解码器。

6.一种电路，包含有：

一第一存储器，用以接收一数据串流；

一解码器，耦接于该第一存储器，用以接收该数据串流以依序形成多个讯框，并依序对该多个讯框进行解码以分别产生对应的多个码字；以及

一控制电路，耦接于该解码器，用以根据该解码器对于一目前讯框的至少一先前讯框在完成解码操作时所使用的迭代圈数，以决定该目前讯框进行解码时所允许的最多迭代圈数，

其中该第一存储器自该电路外接收该数据串流，该解码器包含一输入缓冲器以自该第一存储器接收该数据串流；其中该输入缓冲器自该第一存储器接收该数据串流的速率高于该第一存储器自该电路外接收该数据串流的速率。

7.一种解码方法，包含有：

使用一第一存储器以接收一数据串流；

自该第一存储器接收该数据串流以依序形成多个讯框，并依序对该多个讯框进行解码以分别产生对应的多个码字；以及

根据对于一目前讯框的至少一先前讯框在完成解码操作时所使用的迭代圈数，以决定该目前讯框进行解码时所允许的最多迭代圈数；其中根据决定该目前讯框进行解码时所允许的最多迭代圈数的步骤包含有：

其中当该至少一先前讯框在完成解码操作时所使用的迭代圈数小于一临界值时，设定该目前讯框进行解码时所允许的最多迭代圈数的执行时间大于该第一存储器接收该数据串流中一个讯框的时间。

8.如权利要求7所述的解码方法，其中根据决定该目前讯框进行解码时所允许的最多迭代圈数的步骤包含有：

当该至少一先前讯框在完成解码操作时所使用的迭代圈数大于一临界值时，设定该目前讯框进行解码时所允许的最多迭代圈数的执行时间等于或小于该第一存储器接收该数据串流的一个讯框的时间。