[发明专利]解码方法及相关电路

说明书

本发明公开了一电路以及一解码方法。该电路包含有一第一存储器、一解码器以及一控制电路。在该电路的操作中，该第一存储器用以接收一数据串流；该解码器用以接收该数据串流以依序形成多个讯框，并依序对该多个讯框进行解码以分别产生对应的多个码字；以及该控制电路用以根据该解码器对于一目前讯框的至少一先前讯框在完成解码操作时所使用的迭代圈数，以决定该目前讯框进行解码时所允许的最多迭代圈数。

技术领域

本发明涉及解码器，特别涉及一种包含低密度奇偶检查(Low-density parity-check，LDPC)解码器的电路。

背景技术

在数据传输系统中通常会设置有错误更正功能的解码器(error correctiondecoder)来消除传输过程中在通道因噪声/干扰(noise/interference)而导致的错误。对于LDPC解码器来说，其特征是具有迭代性(iterative)以及相信传递(beliefpropagation)，以将含有机率信息的本质讯息(intrinsic message)按照特定交互连接的规则交换邻近节点机率信息后，推算出新的节点机率信息(亦可称为外部讯息(extrinsicmessage))；之后再综合本质讯息与外部讯息以判断解码是否正确，若解码正确则终止解码操作并产生出正确的码字(codeword)，而若是解码错误则继续进行迭代操作直至零错误(error free)。

理论上，对于没有陷入陷阱集合(trapping set)的本质讯息，且受传输干扰错误较多的讯框(frame)，LDPC解码器只需要较多次的迭代操作便能完全除错。然而，实务上，受限于不同规格中对于传输递延时间的限制，LDPC解码器对于每一个讯框在解码过程中所允许的最多迭代圈数(iteration count)是有限制的，例如7～8次，以作为每一个讯框的最长解码时间。然而，经过实验统计结果来看，大多数的未受严重干扰的讯框只需要2～3次迭代操作即可解码成功(亦即，零错误)，而受到严重干扰的讯框需要迭代的次数又可能会超过所允许的最多迭代圈数，因此，使用固定的迭代圈数来进行解码会使得少数受到严重干扰的讯框无法正确解码，致使解码后码字中的位元错误(bit error)增加，因而降低了解码效率。

发明内容

因此，本发明的目的之一在于提出一种解码方法及相关的电路，其可以动态地调整LDPC解码器对于每一个讯框进行解码时所允许的最多迭代圈数，以增加受到严重干扰的讯框解码成功的机率，来提高LDPC解码器的解码能力，以解决现有技术中所述的问题。

在本发明的一个实施例中，公开了一电路，其包含有一第一存储器、一解码器以及一控制电路。在该电路的操作中，该第一存储器用以接收一数据串流；该解码器用以接收该数据串流以依序形成多个讯框，并依序对该多个讯框进行解码以分别产生对应的多个码字；以及该控制电路用以根据该解码器对于一目前讯框的至少一先前讯框在完成解码操作时所使用的迭代圈数，以决定该目前讯框进行解码时所允许的最多迭代圈数。

在本发明的另一个实施例中，公开了一种解码方法，其包含有以下步骤：使用一第一存储器以接收一数据串流；自该第一存储器接收该数据串流以依序形成多个讯框，并依序对该多个讯框进行解码以分别产生对应的多个码字；以及根据对于一目前讯框的至少一先前讯框在完成解码操作时所使用的迭代圈数，以决定该目前讯框进行解码时所允许的最多迭代圈数。

附图说明

图1为根据本发明一实施例的电路的示意图。

图2为根据本发明一实施例的解码方法的流程图。

图3为根据本发明一实施例的电路接收数据串流的多个讯框并进行处理的时序图。

图4为根据本发明另一实施例的电路接收数据串流的多个讯框并进行处理的时序图。

符号说明

100                         电路