[发明专利]正交时钟生成电路以及方法

权利要求书

1.一种正交时钟生成电路，包括：

近似正交时钟生成器，具有被配置为接收输入信号的输入端，并且使用所述输入信号来生成近似正交时钟和近似同相时钟；以及

第一I/Q校正电路，被配置为在第一正交输入端处接收所述近似正交时钟并在第一同相输入端处接收所述近似同相时钟，并且在第一正交输出端处输出改善后的正交时钟并在第一同相输出端处输出改善后的同相时钟，其中所述第一I/Q校正电路包括：

第一谐振器缓冲器，连接到所述第一正交输出端和所述第一同相输出端，其中所述第一谐振器缓冲器处于反相配置；以及

第二谐振器缓冲器，连接到所述第一正交输出端和所述第一同相输出端，其中所述第二谐振器缓冲器处于非反相配置，

其中，所述第一I/Q校正电路进一步包括：

偏置调整电路，被配置为接收偏置电流并且对所述第一I/Q校正电路的峰值频率进行调整。

2.根据权利要求1所述的正交时钟生成电路，其中，所述第一I/Q校正电路进一步包括：

第一注入器缓冲器，具有连接到所述第一同相输入端的输入端以及连接到所述第一同相输出端的第一注入器缓冲器输出端；以及

第二注入器缓冲器，具有连接到所述第一正交输入端的输入端以及连接到所述第一正交输出端的第二注入器缓冲器输出端。

3.根据权利要求2所述的正交时钟生成电路，其中，

所述近似正交时钟、所述改善后的正交时钟、所述近似同相时钟和所述改善后的同相时钟是差分信号。

4.根据权利要求3所述的正交时钟生成电路，其中，

所述第一注入器缓冲器包括第一晶体管和第二晶体管，其中：

所述第一晶体管的栅极被配置为从所述近似同相时钟接收正差分信号；

所述第二晶体管的栅极被配置为从所述近似同相时钟接收负差分信号；并且

所述第一晶体管的漏极和所述第二晶体管的漏极连接到所述第一同相输出端，所述第二注入器缓冲器包括第三晶体管和第四晶体管，其中：

所述第三晶体管的栅极被配置为从所述近似正交时钟接收正差分信号；

所述第四晶体管的栅极被配置为从所述近似正交时钟接收负差分信号；并且

所述第三晶体管的漏极和所述第四晶体管的漏极连接到所述第一正交输出端，

所述第一谐振器缓冲器包括第五晶体管和第六晶体管，其中：

所述第五晶体管的栅极连接到所述第四晶体管的所述漏极；

所述第五晶体管的漏极连接到所述第二晶体管的所述漏极；

所述第六晶体管的栅极连接到所述第三晶体管的所述漏极；并且

所述第六晶体管的漏极连接到所述第一晶体管的所述漏极，并且

所述第二谐振器缓冲器包括第七晶体管和第八晶体管，其中：

所述第七晶体管的栅极连接到所述第二晶体管的所述漏极；

所述第七晶体管的漏极连接到所述第三晶体管的所述漏极；

所述第八晶体管的栅极连接到所述第一晶体管的所述漏极；并且

所述第八晶体管的漏极连接到所述第四晶体管的所述漏极。

5.根据权利要求1所述的正交时钟生成电路，其中，

所述第一谐振器缓冲器和所述第二谐振器缓冲器均包括DC电压增益调整，其中所述DC电压增益调整对峰值频率处的增益和所述峰值频率周围的带宽中的至少一个进行修改。

6.根据权利要求1所述的正交时钟生成电路，其中，

所述近似正交时钟生成器包括多相滤波器。

7.根据权利要求1所述的正交时钟生成电路，进一步包括：

第二I/Q校正电路，被配置为在第二正交输入端处接收所述改善后的正交时钟并在第二同相输入端处接收所述改善后的同相时钟，并且在第二正交输出端处输出第二改善后的正交时钟并在第二同相输出端处输出第二改善后的同相时钟。