[发明专利]混合差分放大器及其方法

说明书

一种差分放大器及差分放大方法，所述差分放大器包括第一共源放大器，其具有用以接收第一电压并输出第一电流的第一P型通道金属氧化物半导体(PMOS)晶体管；第二共源放大器，具有用以接收第二电压并输出第二电流的第一N型通道金属氧化物半导体(NMOS)晶体管，其中第一共源放大器及第二共源放大器共用共源节点，且第一电压的交流(AC)分量是第二电压的AC分量的反转；第一共栅放大器，具有用以接收第一电流并输出第三电流的第二PMOS晶体管；第二共栅放大器，具有用以接收第二电流并输出第四电流的第二NMOS晶体管；以及负载，用以端接第三电流及第四电流。

技术领域

本发明主张美国专利申请案第16/035897号(申请日：2018年07月16日)的优先权，该申请案的完整内容纳入为本发明专利说明书的一部分以供参照。

本发明一般关于一种差分放大器电路，更具体地说，关于一种可以减轻接地反弹及源极退化的不利影响的电路。

背景技术

如图1中所示，传统的差分放大器100包括核心电路110及负载130。核心电路110包括差分对111及叠接对112。差分对111包括第一N型通道金属氧化物半导体(n-channelmetal oxide semiconductor,NMOS)晶体管111A及第二NMOS晶体管111B，其用以接收包括第一端V_IP及第二端V_IN的输入信号，并输出第一电流I_1a及第二电流I_1b，而叠接对112包括第三NMOS晶体管112A及第四NMOS晶体管112B，用以接收第一电流I_1a及第二电流I_1b并输出第三电流I_1c及第四电流I_1d。负载130包括第一电感131及第二电感132，第一电感131及第二电感132用以提供终端(termination)给第三电流I_1c及第四电流I_1d，并且建立包括第一端V_ON及第二端V_OP的输出信号。在本发明中，V_DD用来表示称为电源节点的第一直流(DIRECTCURRENT,DC)节点，而V_SS用来表示称为接地节点的第二DC节点。在图1中，V_BC用来表示提供偏压给叠接对112的NMOS晶体管112A及112B的DC节点。传统的差分放大器100是本领域技术人员所熟知的，因此这里不再详细描述。在数学上，V_IP及V_IN可以表示为：

V_IP＝V_BI+v_in(t)(1)

V_IN＝V_BI-v_in(t)(2)

此处，V_BI是V_IP及V_IN的直流(DC)分量，其为NMOS晶体管111A及111B建立了偏压，且v_in(t)代表作为时间t函数的交流(AC)信号。

传统差分放大器100的一个问题是：当v_in(t)很大时，会有大的AC电流流入接地节点V_SS。理想情况下，接地节点V_SS具有零阻抗，因此不会受到大AC电流的扰动。然而，实际上，接地节点V_SS具有非零阻抗，导致接地反弹以及源极退化，其将会减少差分对111的增益，从而使差分放大器100在性能方面而言是下降的。

因此，需要一种可以减轻接地反弹和源极退化的不利影响的一种差分放大器。

发明内容