[发明专利]半导体装置

说明书

提供了一种半导体装置，所述半导体装置包括：外围电路区，位于第一基底上，并且包括至少一个电路器件；存储器单元区，位于第一基底上的第二基底上，并且包括存储器单元；以及通过布线区，包括穿过存储器单元并且位于第二基底上的导电区，以及穿过导电区和第二基底并且被构造成使存储器单元区电连接到所述至少一个电路器件的通过接触插塞。

本申请要求于2018年4月11日在韩国知识产权局提交的第10-2018-0042018号韩国专利申请的权益，所述韩国专利申请的全部内容通过引用包含于此。

技术领域

本发明构思涉及半导体装置以及制作所述半导体装置的方法。

背景技术

具有较小的体积同时执行高容量数据处理的半导体装置越来越被需要。为了制作具有这些优选特性的半导体装置，可提高形成这样的半导体装置的半导体元件的集成度。作为用于改善半导体装置的集成度的方法，已经开发了包括堆叠在竖直方向上的栅电极的半导体装置。在这样的半导体装置中，可增大堆叠的栅电极的数量以实现半导体装置的高度集成。

发明内容

本发明构思的一方面将提供一种具有改善的可靠性的半导体装置。

根据本发明构思的一方面，一种半导体装置包括：外围电路区，设置在第一基底上，并且包括至少一个电路器件；存储器单元区，位于第一基底上的第二基底上，并且包括存储器单元；以及通过布线区，包括穿过存储器单元并且位于第二基底上的导电区，以及穿过导电区和第二基底并且被构造成使存储器单元区电连接到所述至少一个电路器件的通过接触插塞。

根据本发明构思的一方面，一种半导体装置包括：外围电路区，位于第一基底上，并且包括至少一个电路器件；存储器单元区，位于第一基底上的第二基底上，并且包括彼此分隔开并且垂直于第二基底的上表面堆叠的栅电极以及穿过栅电极并且在垂直于第二基底的上表面的第一方向上延伸的沟道；以及通过布线区，包括穿过栅电极并且连接到第二基底的导电区，以及穿过导电区且穿过第二基底并且在第一方向上延伸的通过接触插塞。

根据本发明构思的一方面，一种半导体装置包括：第一区，位于第一基底上，并且包括至少一个第一器件；第二区，位于第一基底上的第二基底上，并且包括第二基底上的第二器件；以及通过布线区，包括穿过第二基底并且使所述至少一个第一器件电连接到第二器件的通过布线结构以及围绕通过布线结构的导电区。

附图说明

通过下面结合附图进行的详细描述，本公开的上述和其它方面、特征和其它优点将被更清楚地理解，在附图中：

图1是根据发明构思的示例实施例的半导体装置的示意性框图；

图2是根据发明构思的示例实施例的半导体装置的单元阵列的等效电路图；

图3是示出根据发明构思的示例实施例的半导体装置的存储器单元阵列和外围电路的示意性透视图；

图4是示出根据发明构思的示例实施例的半导体装置的布置的示意性布局图；

图5是根据发明构思的示例实施例的半导体装置的示意性平面图；

图6是根据发明构思的示例实施例的半导体装置的示意性剖视图，图6示出了沿图5的线I-I'截取的剖面；

图7A和图7B是根据发明构思的示例实施例的半导体装置的示意性平面图；

图8是根据发明构思的示例实施例的半导体装置的示意性剖视图；

图9是根据发明构思的示例实施例的半导体装置的示意性剖视图；

图10是根据发明构思的示例实施例的半导体装置的示意性剖视图；

图11A至图11O是示出根据发明构思的示例实施例的用于制造半导体装置的方法的示意性剖视图。