[发明专利]多重栅极功率MOSFET元件

说明书

本公开提供一种多重栅极功率MOSFET(功率金属氧化物半导体场效晶体管)元件，该多重栅极功率MOSFET元件设置于一基底上。该多重栅极功率MOSFET元件包括一第一晶体管单元、一第二晶体管单元及一第一绝缘体。该第一晶体管单元具有一第一漏极柱、一第一源极柱及一第一栅极导体，该第一栅极导体设置于该第一漏极柱与该第一源极柱之间。该第二晶体管单元具有一第二漏极柱、一第二源极柱及一第二栅极导体，该第二栅极导体设置于该第二漏极柱及该第二源极柱之间。该第一绝缘体设置于该基底的上方及该第一栅极导体与该第二栅极导体之间。该第一绝缘体将该第二晶体管单元与该第一晶体管单元电绝缘。于操作期间，该第一晶体管单元及该第二晶体管单元共用一共源极及一共漏极，该第一栅极导体及该第二栅极导体的导电状态被分开控制。

技术领域

本公开主张2018/09/13申请的美国正式申请案第16/130,409号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开关于一种半导体元件，特别涉及一种多重栅极功率MOSFET(metal-oxide-semiconductor field-effect transistor)元件。

背景技术

具有沟槽式栅极结构的功率金属氧化物半导体场效晶体管(MOSFET)，由于其低导电电阻(ON-state resistance，RDSON)所具有的效能，因此被广泛地使用。美国专利申请号US 11/930，380(2007年10月31日申请)公开一种提供导电电阻是一常数的沟槽式金属氧化物半导体栅极元件。另，参见美国专利号US 5,973,367((1999年10月26日获准)，公开一种双扩散垂直金属氧化物半导体场效晶体管(double-diffused vertical MOSFET)，其中栅极形成于一沟槽内并且由一P掺杂区分开。上述两篇专利文献均引入本文作为参考。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开提供一种具有多重栅极晶体管的功率MOSFET元件，其中该多重栅极晶体管设置于一基底上。该多重栅极晶体管包括一第一晶体管单元、一第二晶体管单元及一第一绝缘体。该第一晶体管单元具有一第一漏极柱、一第一源极柱及一第一栅极导体，该第一栅极导体设置于该第一漏极柱与该第一源极柱之间。该第二晶体管单元具有一第二漏极柱、一第二源极柱及一第二栅极导体，该第二栅极导体设置于该第二漏极柱及该第二源极柱之间。该第一绝缘体设置于该基底的上方及该第一栅极导体与该第二栅极导体之间。该第一绝缘体将该第二晶体管单元与该第一晶体管单元电绝缘。于操作期间，该第一晶体管单元及该第二晶体管单元共用一共源极及一共漏极，该第一栅极导体及该第二栅极导体的导电状态被分开控制。

在一些实施例中，该第一栅极导体包括一沟槽式栅极，该沟槽式栅极围绕该第一漏极柱及该第一源极柱。

在一些实施例中，该第一栅极导体包括一绝缘材料电，该绝缘材料电将该沟槽式栅极与该第一漏极柱及该第一源极柱电绝缘。

在一些实施例中，该第一栅极导体包括一栅极氧化层，该栅极氧化层的一部分形成于该第一漏极柱及该第一源极柱的一侧壁的上方，其中该栅极氧化层将该绝缘材料与该第一漏极柱及该源极柱分开。

在一些实施例中，该第一绝缘体包括至少一侧壁，直接接触该绝缘材料及该栅极氧化层。

在一些实施例中，该第一绝缘体包括至少一侧壁，直接接触该基底。

在一些实施例中，该第一栅极导体的该栅极氧化层的一部分位于该基底的上方并且与该第一绝缘体共面。

在一些实施例中，该第一漏极柱包括一主体及一金属硅化物层，该金属硅化物层设置于该主体的上方。

在一些实施例中，该第一漏极柱的该主体包括一轻掺杂区及于该轻掺杂区的上方的一重掺杂区。