[发明专利]用于纠错的电路及其方法

权利要求书

1.一种用于纠错的电路，包括：

第一RS校验子生成器，被配置为根据要解码的接收码元流为RS(n，k)码产生第一RS校验子，其中该k是所述要解码的接收码元流中的数据码元的数量，该n是所述要解码的接收码元流中的代码码元的总数；

第一判决单元，通信地耦合到所述第一RS校验子生成器，并且被配置为确定所述第一RS校验子中是否存在至少N个码元等于0，其中所述N与所述RS(n，k)码的码距有关；以及

第一加法器，通信地耦合到所述第一判决单元，并且被配置为如果所述第一RS校验子中存在至少N个码元等于0，则通过将所述第一RS校验子加到所述要解码的接收码元流以输出纠正解码码字；

存储对数表，错误位置表和错误纠正值表的存储器；

第一寻址单元，通信地耦合到所述第一判决单元和所述存储器，并且被配置为如果所述第一RS校验子中少于N个码元等于0，则通过搜索所述对数表以产生所述第一RS校验子的指数表示；

第二加法器，通信地耦合到所述第一寻址单元，并且被配置为通过每个随后从所述第一RS校验子的指数表示中减去所述错误位置表中的k组错误位置值中的相应一组，以产生至少一个减去的第一RS校验子；

第二判决单元，通信地耦合到所述第二加法器，并且被配置为确定在所述至少一个减去的第一RS校验子中的一个中的N个码元是否彼此相等；以及

输出端口，通信地耦合到所述第二判决单元，并且被配置为如果k个减去的第一RS校验子中的任何一个中的N个码元都不彼此相等，则放弃解码并发送错误指示符。

2.根据权利要求1所述的电路，其特征在于，

所述第二判决单元还被配置为：如果所述第二判决单元确定所述至少一个减去的第一RS校验子中的一个中的N个码元彼此相等，则确定具有彼此相等的N个码元的减去的第一RS校验子的减法序列对应于错误数据码元位置；其中，

所述电路还包括-

第二寻址单元，通信地耦合到所述第二判决单元，并且被配置为通过使用彼此相等的N个码元的值搜索所述错误纠正值表，以检索与所述错误数据码元位置相对应的错误bit值；

第三判决单元，通信地耦合到所述第二寻址单元，并且被配置为确定在所述至少一个减去的第一RS校验子中的一个中的N+1个码元是否彼此相等；

第三加法器，通信地耦合到所述第二判决单元，并且被配置为如果所述至少一个减去的第一RS校验子中的一个中的N+1个码元彼此相等，则通过将错误bit值加到所述要解码的接收码元流，以产生纠正接收码元流。

3.根据权利要求2所述的电路，还包括：

第四加法器，通信地耦合到所述第三判决单元，并且被配置为如果所述至少一个减去的第一RS校验子中的每一个中只有N个码元彼此相等，则通过将所述错误bit值加到所述要解码的接收码元流以产生奇偶校验纠正接收码元流；

第二RS校验子生成器，通信地耦合到所述第四加法器，并且被配置为根据所述奇偶校验纠正接收码元流为所述RS(n，k)码产生第二RS校验子，其中该k是所述奇偶校验纠正接收码元流中的数据码元的数量，该n是所述奇偶校验纠正接收码元流中的代码码元的总数；

第四判决单元，通信地耦合到所述第二RS校验子生成器，并且被配置为确定在所述第二RS校验子中是否存在至少N个码元等于0，其中所述N与RS(n，k)码的码距有关；

第五加法器，通信地耦合到所述第四判决单元，并且被配置为通过将所述第二RS校验子加到所述奇偶校验纠正接收码元流以输出第二纠正解码码字。