[发明专利]用于纠错的电路及其方法

说明书

一种用于纠错的电路，包括第一RS校验子生成器，被配置为根据要解码的接收码元流为RS(n，k)码产生第一RS校验子，其中k和n分别是要解码的接收码元流中的数据码元数和代码码元总数；第一判决单元，通信地耦合到第一RS校验子生成器，并且被配置为确定第一RS校验子中是否存在至少N个的码元等于0，其中N与RS(n，k)码的码距有关；以及通信地耦合到第一判决单元的第一加法器，并且被配置为如果第一RS校验子中存在至少N个码元等于0，则通过将第一RS校验子加到要解码的接收码元流来输出纠正解码码字。

技术领域

本申请涉及数据传输，但不是排他地，涉及用于纠错的电路及其方法。

背景技术

BCH(Bose-Chaudhuri-Hocquenghem)码包括RS(Reed-Solomon)码。用于RS码的传统解码方案通常具有以下步骤：计算要解码的RS码的校验子Sx；计算校验子Sx的错误位置多项式的根；并执行Chien搜索。

例如，对于RS(12，9)码，其中9是要解码的接收码元流(symbol stream)中的数据码元的数量，和n是要解码的接收码元流中的代码码元的总数，解码需要通过确定由校验子(Syndrome)Sx组成的新矩阵是否是奇异矩阵(singular matrix)来确定是否可以纠正该接收码元流(也称为码字)。同时，解码器需要在该确定被完成后计算多项式的根，然后计算错误纠正值。这种传统方法相对容易用软件实现，但是对于硬件实现，例如专用集成电路(ASIC)实现，解码器将引入更复杂的逻辑和状态机。

该传统方法具有适用性，并且可以用于解码BCH码。然而，将这种传统方法应用于缩短的RS(12，9)码，不仅使得解码算法更复杂，而且在RS(12，9)码中的每个数据码元和奇偶码元(或者也称为奇偶校验码元或校验码元)都有一个错误时也无法确定和纠正该RS(12，9)码的错误。

发明内容

根据本发明的实施例，一种用于纠错的电路，包括：第一里德索罗蒙码(RS)校验子生成器，被配置为根据要解码的接收码元流为RS(n，k)码产生第一RS校验子，其中k是要解码的接收码元流中的数据码元的数量，n是要解码的接收码元流中的代码码元的总数；第一判决单元，通信地耦合到第一RS校验子生成器，并且被配置为确定在第一RS校验子中是否存在至少N个码元等于0，其中N与RS(n，k)码的码距有关；第一加法器，通信地耦合到第一判决单元，并且被配置为如果第一RS校验子中存在至少N个码元等于0，则通过将第一RS校验子加到要解码的接收码元流来输出纠正解码码字。

根据本发明的另一实施例，一种用于纠错的方法，包括：通过第一里德索罗蒙码(RS)校验子生成器根据要解码的接收码元流，为RS(n，k)码的产生第一RS校验子，其中k是要解码的接收码元流中的数据码元的数量，n是要解码的接收码元流中的代码码元的总数；通过通信耦合到第一RS校验子生成器的第一判决单元确定第一RS校验子中是否存在至少N个码元等于0，其中N与RS(n，k)码的码距有关；如果第一RS校验子存在至少N个码元等于0，则通过通信地耦合到第一判决单元的第一加法器，通过将第一RS校验子加到要解码的接收码元流中，输出纠正解码码字。

附图说明

参考以下附图描述了本发明的非限制性和非穷举性实施例，其中除非另有说明，否则相同的附图标记在各个视图中指代相同的部分。

图1是根据本发明实施例的用于纠错的电路的电路图。

图2是根据本发明另一实施例的用于纠错的电路的电路图。

图3是根据本发明另一实施例的用于纠错的电路的电路图。

图4是根据本发明实施例的用于RS校验子生成器的电路的电路图。

图5是示出根据本发明的实施例的用于纠错的方法的流程图。

图6是示出根据本发明另一实施例的用于纠错的方法的流程图。