[发明专利]半导体装置及其制造方法在审
申请号: | 201910221859.8 | 申请日: | 2019-03-22 |
公开(公告)号: | CN110943067A | 公开(公告)日: | 2020-03-31 |
发明(设计)人: | 田岛尚之;下川一生 | 申请(专利权)人: | 株式会社东芝;东芝存储器株式会社 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L23/31;H01L23/48;H01L21/56 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 徐殿军 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
1.一种半导体装置,具备:
绝缘层;
导电部件,设于所述绝缘层内;
芯片,配置于所述绝缘层的第一面上,并连接于所述导电部件;以及
电极,经由电阻率比所述导电部件的电阻率高的阻挡层连接于所述导电部件,且至少一部分从所述绝缘层的第二面突出。
2.根据权利要求1所述的半导体装置,其中,
还具备与所述电极接合的凸块。
3.根据权利要求2所述的半导体装置,其中,
所述凸块将所述电极的侧面覆盖。
4.根据权利要求1所述的半导体装置,其中,
所述电极包含镍。
5.根据权利要求1所述的半导体装置,其中,
所述阻挡层设于所述绝缘层与所述导电部件之间。
6.根据权利要求1~5的任一项所述的半导体装置,其中,
所述导电部件具有:
第一导块,连接于所述芯片;
第二导块,连接于所述电极;以及
布线,连接于所述第一导块与所述第二导块之间,
所述阻挡层至少配置于所述第二导块的下表面上及侧面上、以及所述布线的下表面上,所述第二导块经由所述阻挡层而连接于所述电极。
7.一种半导体装置的制造方法,具备:
在支承基板上,形成剥离层、第一阻挡层、导电层以及第二阻挡层的工序;
在所述第二阻挡层上形成形成有第一开口部的第一绝缘层的工序;
通过将所述第一绝缘层作为掩模实施蚀刻,从而在所述第二阻挡层形成与所述第一开口部连通的第二开口部的工序;
在所述第二开口部内及所述第一开口部的下部内形成电极的工序;
在所述第一开口部的上部的内表面上形成第三阻挡层的工序;
在所述第一开口部的上部内形成第一导块,并且在所述第一绝缘层上形成电阻率比所述第三阻挡层的电阻率低的布线的工序;
在所述布线上形成形成有第三开口部的第二绝缘层的工序;
在所述第三开口部内形成与所述布线连接的第二导块的工序;
将芯片连接于所述第二导块的工序;
通过去除所述剥离层来去除所述支承基板的工序;以及
去除所述第一阻挡层、所述导电层以及所述第二阻挡层的工序。
8.根据权利要求7所述的半导体装置的制造方法,其中,
还具备将凸块接合于所述电极的工序。
9.根据权利要求7或8所述的半导体装置的制造方法,其中,
形成所述电极的工序具有经由所述导电层实施电解镀覆的工序。
10.根据权利要求7或8所述的半导体装置的制造方法,其中,
形成所述第一导块及所述布线的工序具有经由所述导电层实施电解镀覆的工序。
11.一种半导体装置的制造方法,具备:
在支承基板上形成形成有第一开口部的导电层、以及形成有与所述第一开口部连通的第二开口部的绝缘层的工序;
在所述第一开口部内及所述第二开口部的下部内形成电极的工序;
在所述第二开口部的上部内及所述绝缘层上形成导电部件的工序;
将芯片连接于所述导电部件的工序;以及
去除所述支承基板及所述导电层的工序。
12.根据权利要求11所述的半导体装置的制造方法,其中,
还具备将凸块接合于所述电极的工序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝存储器株式会社,未经株式会社东芝;东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910221859.8/1.html,转载请声明来源钻瓜专利网。