[发明专利]半导体器件在审
| 申请号： | 201910225554.4 | 申请日： | 2019-03-22 |
| 公开（公告）号： | CN110600550A | 公开（公告）日： | 2019-12-20 |
| 发明（设计）人： | 李炳训;金完敦;朴钟昊;玄尚镇 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/423;H01L29/51 |
| 代理公司： | 11021 中科专利商标代理有限责任公司 | 代理人： | 倪斌 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 高介电常数绝缘层 源图案 沟道 半导体器件 氮化硅层 栅电极 衬底 金属 | ||
1.一种半导体器件，包括：
衬底上的多沟道有源图案；
在所述多沟道有源图案上沿所述多沟道有源图案形成的高介电常数绝缘层，其中，所述高介电常数绝缘层包含金属；
在所述高介电常数绝缘层上沿所述高介电常数绝缘层形成的氮化硅层；以及
氮化硅层上的栅电极。
2.根据权利要求1所述的半导体器件，其中，所述高介电常数绝缘层与所述氮化硅层接触。
3.根据权利要求1所述的半导体器件，其中，所述栅电极与所述氮化硅层接触。
4.根据权利要求1所述的半导体器件，还包括：
所述氮化硅层与所述栅电极之间包括氧化层的插入层。
5.根据权利要求4所述的半导体器件，其中，所述插入层包括氮氧化硅。
6.根据权利要求1所述的半导体器件，其中，所述栅电极包括沿所述氮化硅层形成的导电氮化物层。
7.根据权利要求6所述的半导体器件，其中，所述导电氮化物层包括金属氮化物层和金属硅氮化物层中的一种。
8.根据权利要求6所述的半导体器件，其中，所述导电氮化物层包括金属氮化物层以及金属硅氮化物层。
9.根据权利要求1所述的半导体器件，还包括：
在所述多沟道有源图案与所述高介电常数绝缘层之间沿所述多沟道有源图案形成的界面层。
10.根据权利要求1所述的半导体器件，其中，所述多沟道有源图案包括至少一个纳米线。
11.一种半导体器件，包括：
衬底上的多沟道有源图案；
在所述多沟道有源图案上沿所述多沟道有源图案形成的栅绝缘层，其中，所述栅绝缘层包括界面层以及高介电常数绝缘层；以及
所述栅绝缘层上的栅电极结构，
其中，所述栅电极结构包括与所述栅绝缘层接触的功函数调整衬层，
所述功函数调整衬层的介电常数小于所述高介电常数绝缘层的介电常数，并且
所述功函数调整衬层的厚度小于所述高介电常数绝缘层的厚度。
12.根据权利要求11所述的半导体器件，其中，所述功函数调整衬层包括氮化硅层。
13.根据权利要求11所述的半导体器件，其中，所述功函数调整衬层包括氮化硅层以及所述氮化硅层上的氮氧化硅层。
14.根据权利要求11所述的半导体器件，其中，所述高介电常数绝缘层是含金属的绝缘层。
15.根据权利要求11所述的半导体器件，其中，所述多沟道有源图案包括硅，并且
所述界面层包括氧化硅。
16.一种半导体器件，包括：
衬底上的第一纳米线；
所述第一纳米线上与所述第一纳米线间隔开的第二纳米线；
在所述第一纳米线和所述第二纳米线上沿所述第一纳米线的外周和所述第二纳米线的外周形成的栅绝缘层，其中，所述栅绝缘层包含金属；
在所述栅绝缘层上沿所述第一纳米线的外周和所述第二纳米线的外周形成的氮化硅层，所述氮化硅层与所述栅绝缘层接触；以及
所述氮化硅层上的栅电极，包括含钛的导电衬层，所述导电衬层沿所述第一纳米线的外周和所述第二纳米线的外周形成。
17.根据权利要求16所述的半导体器件，其中，所述氮化硅层与所述导电衬层接触。
18.根据权利要求16所述的半导体器件，其中，所述导电衬层是氮化钛层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910225554.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
