[发明专利]半导体器件

说明书

提供了一种半导体器件。该半导体器件包括：衬底上的多沟道有源图案；在多沟道有源图案上沿多沟道有源图案形成的高介电常数绝缘层，其中高介电常数绝缘层包含金属；在高介电常数绝缘层上沿高介电常数绝缘层形成的氮化硅层；以及氮化硅层上的栅电极。

相关申请的交叉引用

本申请要求于2018年6月12日在韩国知识产权局递交的韩国专利申请No.10-2018-0067146的优先权，其全部公开内容通过引用合并与此。

技术领域

本发明构思涉及一种半导体器件，更具体地，涉及一种使用多沟道有源图案作为沟道区的半导体器件。

背景技术

作为增加半导体器件密度的缩小技术之一，已经提出了全环绕栅(gate-all-around)结构，在全环绕栅结构中，在衬底上形成纳米线状硅体并且栅极形成为围绕硅体。

由于这种全环绕栅结构使用三维沟道，因此容易实现缩小。此外，可以在不增加栅长的情况下改善电流控制能力。此外，可以有效地抑制沟道区的电位受漏极电压影响的短沟道效应(SCE)。

发明内容

本发明构思的各方面提供了通过改善栅绝缘层的界面特性而具有改善的性能和可靠性的半导体器件。

本发明构思的各方面不限于上述内容，并且本领域技术人员根据下面的描述可以清楚地理解未提及的其他方面。

根据本发明构思的一些示例实施例，提供了一种半导体器件，包括：衬底上的多沟道有源图案；在多沟道有源图案上沿多沟道有源图案形成的高介电常数绝缘层，其中高介电常数绝缘层包含金属；在高介电常数绝缘层上沿高介电常数绝缘层形成的氮化硅层；以及氮化硅层上的栅电极。

根据本发明构思的一些示例实施例，提供了一种半导体器件，包括：衬底上的多沟道有源图案；在多沟道有源图案上沿多沟道有源图案形成的栅绝缘层，其中栅绝缘层包括界面层以及高介电常数绝缘层；以及栅绝缘层上的栅电极结构，其中，栅电极结构包括与栅绝缘层接触的功函数调整衬层，功函数调整衬层的介电常数小于高介电常数绝缘层的介电常数，并且功函数调整衬层的厚度小于高介电常数绝缘层的厚度。

根据本发明构思的一些示例实施例，提供了一种半导体器件，包括：衬底上的第一纳米线；第一纳米线上与第一纳米线间隔开的第二纳米线；在第一纳米线和第二纳米线上沿第一纳米线的外周和第二纳米线的外周形成的栅绝缘层，其中栅绝缘层包含金属；在栅绝缘层上沿第一纳米线的外周和第二纳米线的外周形成的氮化硅层，该氮化硅层与栅绝缘层接触；以及氮化硅层上的栅电极，包括含钛的导电衬层，导电衬层沿第一纳米线的外周和第二纳米线的外周形成。

根据本发明构思的一些示例实施例，提供了一种半导体器件，包括：衬底，包括第一区域和第二区域；在第一区域中的衬底上的第一多沟道有源图案；在第一多沟道有源图案上沿第一多沟道有源图案形成的第一高介电常数绝缘层，其中第一高介电常数绝缘层包含金属；第一栅电极结构，包括第一氮化硅层以及第一导电衬层，第一氮化硅层和第一导电衬层在第一高介电常数绝缘层上沿第一高介电常数绝缘层形成，第一导电衬层设置在第一氮化硅层上；在第二区域中的衬底上的第二多沟道有源图案；在第二多沟道有源图案上沿第二多沟道有源图案形成的第二高介电常数绝缘层，其中第二高介电常数绝缘层包含金属；以及第二栅电极结构，包括在第二高介电常数绝缘层上沿第二高介电常数绝缘层形成的第二导电衬层。