[发明专利]一种集成电路样品及其制备方法

说明书

本发明涉及一种集成电路样品及其制备方法。该制备方法包括以下步骤：提供集成电路产品，集成电路产品包括堆叠的多个芯片以及位于相邻的芯片之间的粘胶；切割集成电路产品以露出集成电路产品的截面，且去除切口附近的粘胶以形成缺口；以及在缺口内填充固化胶并使固化胶固化，作为集成电路样品。

技术领域

本发明涉及一种集成电路样品及其制备方法，该制备方法可以获得集成电路产品内部分层或者裂缝显著减少的截面样品，从而减小了人为因素在样品制备过程中所造成的影响。

背景技术

半导体集成电路自诞生以来，经历了从小规模、中规模到大规模和超大规模集成的发展阶段，并日益成为现代科学技术中最为活跃的技术领域之一。

为了提高集成密度和减少外引线，已经出现了由多层叠积而成的三维集成电路结构。举例来说，在大容量存储器领域，为了克服传统二维存储器在存储容量等方面的限制，以实现更高的性能和集成度，往往采用堆叠存储芯片的方式。三维(3D)堆叠技术可以将不同功能的芯片或结构，通过堆叠或孔互连等微机械加工技术，使其在垂直方向上形成立体集成、信号连通的3D立体存储芯片。该技术主要用于微系统集成，是继片上系统(SOC)、多芯片模块(MCM)之后发展起来的系统级封装(System-in-Package,SiP)的先进制造技术。

目前，存储芯片的常见堆叠方式主要有两种：一种堆叠方式是把存储芯片垂直地堆叠在一起，并用硅通孔(Through Silicon Via,TSV)来实现各堆叠存储芯片间电信号连接。该方式又包括基于有源TSV的堆叠技术和基于无源TSV的堆叠技术。由于这种堆叠方式是在芯片工艺制作完成后，在封装阶段进行堆叠形成3D存储芯片，因而又称为3D集成、3D封装或者3D SiP技术。另一种堆叠方式是将存储芯片以错位的方式堆叠在一起，再用金属引线键合一阶一阶地使得芯片之间电连接，最后以系统级封装(SiP)的外观呈现。这种堆叠方式可以为金字塔形、悬臂形、并排堆叠等多种方式。

发明内容

本发明所要解决的技术问题是提供一种集成电路样品及其制备方法，可以显著减少集成电路样品制备过程中造成的样品内部分层或者裂缝。

本发明为解决上述技术问题而采用的技术方案是提供一种集成电路样品的制备方法，包括以下步骤：提供集成电路产品，所述集成电路产品包括堆叠的多个芯片以及位于相邻的芯片之间的粘胶；切割所述集成电路产品以露出所述集成电路产品的截面，且去除切口附近的所述粘胶以形成缺口；以及在所述缺口内填充固化胶并使所述固化胶固化，作为集成电路样品。

在本发明的一实施例中，所述集成电路产品还包括包覆所述多个芯片的封装体。

在本发明的一实施例中，使用切割所述集成电路产品之前还包括：减薄所述封装体的两相对表面中的至少一个表面。

在本发明的一实施例中，切割所述集成电路产品以露出所述集成电路产品的截面的方法包括激光切割，且在激光切割过程中烧蚀所述切口附近的所述粘胶以形成所述缺口。

在本发明的一实施例中，在所述缺口内填充固化胶并使所述固化胶固化之后还包括：打磨和/或抛光所述截面。

在本发明的一实施例中，所述集成电路产品是三维存储器，所述多个芯片的至少一部分是存储芯片。

本发明的另一方面提供一种集成电路样品，包括堆叠的多个芯片以及位于相邻的芯片之间的粘胶，其中所述堆叠的多个芯片的一侧具有截面，且相邻的芯片之间在所述截面处具有固化胶。

在本发明的一实施例中，还包括包覆所述多个芯片的封装体。

在本发明的一实施例中，所述截面是通过激光切割形成的。

在本发明的一实施例中，所述截面是经打磨和/或抛光的。

在本发明的一实施例中，所述集成电路样品是三维存储器样品，所述多个芯片的至少一部分是存储芯片。