[发明专利]非易失性存储器的编译码方法及存储系统

权利要求书

1.一种非易失性存储器的编译码方法，其特征在于，包括：

根据有效数据位确定BCH校验位，生成BCH码，所述BCH码包括所述有效数据位和所述BCH校验位，所述有效数据位的长度为1028字节，所述BCH校验位的长度为8字节；

根据所述BCH码确定循环冗余校验CRC校验位，生成CRC码，所述CRC码包括所述BCH码和所述CRC校验位，所述CRC校验位的长度为8字节；

根据所述CRC码确定低密度奇偶校验LDPC校验位，生成LDPC码，所述LDPC码包括所述CRC码和所述LDPC校验位，所述LDPC码的循环尺寸为232比特；

对已编码数据进行博斯-查德胡里-霍昆格BCH译码处理，所述已编码数据包括依次进行了BCH编码、CRC编码和LDPC编码的数据；

根据低密度奇偶校验LDPC校验矩阵对经过BCH译码处理的数据，进行LDPC译码处理；

对经过LDPC译码处理的数据，进行循环冗余校验CRC译码处理。

2.根据权利要求1所述的方法，其特征在于，所述根据低密度奇偶校验LDPC校验矩阵对经过BCH译码处理的数据，进行LDPC译码处理，包括：

将所述LDPC校验矩阵按行划分为多个层；

根据分层后的LDPC校验矩阵，对所述经过BCH译码处理的数据，进行LDPC分层迭代译码处理。

3.根据权利要求2所述的方法，其特征在于，所述根据分层后的LDPC校验矩阵，对所述经过BCH译码处理的数据，进行LDPC分层迭代译码处理包括：

若在LDPC分层迭代译码处理过程中，当前迭代的所有分层的变量节点值分别与上一次迭代所有分层的变量节点值相等，则终止LDPC译码处理。

4.根据权利要求3所述的方法，其特征在于，所述方法还包括：

若CRC译码失败，且迭代次数达到预设迭代次数，则从所述存储器重新获取所述已编码数据。

5.根据权利要求4所述的方法，其特征在于，所述方法还包括：

若CRC译码失败，且迭代次数未达到所述预设迭代次数，则继续进行LDPC分层迭代译码处理。

6.根据权利要求1所述的方法，其特征在于，所述根据所述BCH码确定循环冗余校验CRC校验位，生成CRC码包括：

根据所述BCH码，采用二进制序列为0x000000000000001B的CRC生成多项式，确定CRC校验位，生成CRC码。

7.一种非易失性存储器的编译码装置，其特征在于，包括：

第一编码模块，用于根据有效数据位确定BCH校验位，生成BCH码，所述BCH码包括所述有效数据位和所述BCH校验位，所述有效数据位的长度为1028字节，所述BCH校验位的长度为8字节；

第二编码模块，用于根据所述BCH码确定循环冗余校验CRC校验位，生成CRC码，所述CRC码包括所述BCH码和所述CRC校验位，所述CRC校验位的长度为8字节；

第三编码模块，用于根据所述CRC码确定低密度奇偶校验LDPC校验位，生成LDPC码，所述LDPC码包括所述CRC码和所述LDPC校验位，所述LDPC码的循环尺寸为232比特；

第一译码模块，用于对已编码数据进行BCH译码处理，所述已编码数据包括依次进行了BCH编码、CRC编码和LDPC编码的数据；

第二译码模块，用于根据低密度奇偶校验LDPC校验矩阵对经过BCH译码处理的数据，进行LDPC译码处理；

第三译码模块，用于对经过LDPC译码处理的数据，进行循环冗余校验CRC译码处理。

8.一种存储系统，其特征在于，包括编译码电路和存储器；

所述编译码电路，用于执行如权利要求1-6任一项所述的编译码方法，对输入数据进行编码后存入所述存储器，和/或，对从所述存储器中读取的数据进行译码后获得输出数据。