[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供衬底、位于衬底上的栅极结构，位于栅极结构两侧衬底中的源漏掺杂层以及覆盖栅极结构侧壁和源漏掺杂层的层间介质层；在层间介质层中形成露出源漏掺杂层的开口，开口底部包括中心区域和边缘区域；在边缘区域形成第一金属层，在中心区域形成第二金属层，第二金属层的材料扩散能力大于第一金属层的材料扩散能力；对第一金属层和第二金属层进行处理，分别形成第一金属硅化物层和第二金属硅化物层，且第二金属硅化物层的电阻率小于第一金属层硅化物层的电阻率。本发明在源漏掺杂层不易穿通的情况下，降低了源漏掺杂层与后续形成的接触孔插塞的接触电阻，优化了半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，来优化半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、位于所述衬底上的栅极结构，位于所述栅极结构两侧所述衬底中的源漏掺杂层以及覆盖所述栅极结构侧壁和源漏掺杂层的层间介质层，且所述层间介质层露出所述栅极结构的顶壁；在所述层间介质层中形成露出所述源漏掺杂层的开口，所述开口底部包括中心区域，以及包围所述中心区域的边缘区域；在所述开口底部形成第一金属层；去除所述开口底部中心区域的第一金属层，形成开孔；在所述开孔中形成第二金属层，所述第二金属层的材料扩散能力大于所述第一金属层的材料扩散能力，且所述第二金属层对应硅化物的电阻率小于所述第一金属层对应硅化物的电阻率；对所述第一金属层和第二金属层进行处理，形成金属硅化物层，所述第一金属层和第二金属层分别对应第一金属硅化物层和第二金属硅化物层；形成金属硅化物层后，在所述开口中形成接触孔插塞。

可选的，所述第一金属层的材料包括：Ti。

可选的，所述第一金属层的厚度为2纳米至8纳米。

可选的，采用原子层沉积或者低压化学气相沉积工艺在所述开口底部形成所述第一金属层。

可选的，垂直于所述栅极结构的侧壁方向，所述第二金属层的宽度为10纳米至20纳米。

可选的，所述第二金属层的材料包括：Ni。

可选的，所述第二金属层的厚度为2纳米至8纳米。

可选的，采用原子层沉积或者低压化学气相沉积工艺在所述开孔中形成所述第二金属层。

可选的，形成所述开孔的步骤包括：在所述开口的侧壁上形成牺牲层；以所述牺牲层为掩膜去除所述牺牲层露出的所述第一金属层，形成由所述第一金属层和源漏掺杂层围成的所述开孔；所述半导体结构的形成方法还包括：形成所述开孔后，形成第二金属层前，去除所述牺牲层；或者，形成所述金属硅化物层后，去除所述牺牲层。