[发明专利]飞行控制计算系统及控制信号输出方法、装置和存储介质

权利要求书

1.一种飞行控制计算系统，其特征在于，包括：第一余度和第二余度；所述第一余度包括第一中央处理单元CPU和第一可编程逻辑阵列，所述第二余度包括第二CPU和第二可编程逻辑阵列；

所述第一可编程逻辑阵列和所述第二可编程逻辑阵列，用于根据所述第一余度和所述第二余度是否有效，确定向外部部件输出控制信号的目标余度，所述目标余度向所述外部部件输出所述控制信号，所述目标余度为所述第一余度或所述第二余度；

所述第一可编程逻辑阵列，用于当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，确定所述第一余度为所述目标余度；当确定所述第一余度无效且所述第二余度有效时，确定所述第二余度为所述目标余度；

所述第二可编程逻辑阵列，用于当确定所述第二余度有效且所述第一余度无效时，确定所述第二余度为所述目标余度；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，确定所述第一余度为目标余度。

2.根据权利要求1所述的飞行控制计算系统，其特征在于，所述第一可编程逻辑阵列，用于当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，控制所述第一余度的输出接通；当确定所述第一余度无效且所述第二余度有效时，控制所述第一余度输出的关闭；

所述第二可编程逻辑阵列，用于当确定所述第二余度有效且所述第一余度无效时，控制所述第二余度的输出接通；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，控制所述第二余度的输出关闭。

3.根据权利要求2所述的飞行控制计算系统，其特征在于，所述第一可编程逻辑阵列，用于在确定第一CPU中看门狗电路有效、第一CPU自监控有效且第一CPU的电源有效时，确定所述第一余度有效，在确定第一CPU中看门狗电路有效、第一CPU自监控有效和第一CPU的电源有效中至少有一个不满足时，确定所述第一余度无效；并当第二余度有效性信号指示所述第二余度有效时，确定所述第二余度有效，当所述第二余度有效性信号指示所述第二余度无效时，确定所述第二余度无效，其中，所述第二余度有效性信号是从所述第二可编程逻辑阵列接收的；

所述第二可编程逻辑阵列，用于在确定第二CPU中看门狗电路有效、第二CPU自监控有效且第二CPU的电源有效时，确定所述第二余度有效，在确定第二CPU中看门狗电路有效、第二CPU自监控有效和第二CPU的电源有效中至少有一个不满足时，确定所述第二余度无效；并当第一余度有效性信号指示所述第一余度有效时，确定所述第一余度有效，当所述第一余度有效性信号指示所述第一余度无效时，确定所述第一余度无效，其中，所述第一余度有效性信号是从所述第一可编程逻辑阵列接收的。

4.根据权利要求1至3任一项所述的飞行控制计算系统，其特征在于，所述第一余度和所述第二余度还分别包括RS422总线驱动模块。

5.一种飞控系统，其特征在于，包括：如权利要求1至4任一项所述的飞行控制计算系统，以及第一传感器，第二传感器，第一舵机控制器，第二舵机控制器，第一伺服舵机和第二伺服舵机。

6.一种飞行控制计算系统中控制信号的输出方法，其特征在于，应用于第一可编程逻辑阵列和第二可编程逻辑阵列，所述方法包括：

根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，所述目标余度为所述第一余度或所述第二余度，其中，所述第一余度包括第一中央处理单元CPU和所述第一可编程逻辑阵列，所述第二余度包括第二CPU和所述第二可编程逻辑阵列；

通过所述目标余度输出所述控制信号；

所述根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，包括：

所述第一可编程逻辑阵列当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，确定所述第一余度为所述目标余度；当确定所述第一余度无效且所述第二余度有效时，确定所述第二余度为所述目标余度；

所述第二可编程逻辑阵列当确定所述第二余度有效且所述第一余度无效时，确定所述第二余度为所述目标余度；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，确定所述第一余度为目标余度。