[发明专利]数据读取电路及存储单元

说明书

一种数据读取电路及存储单元，所述数据读取电路包括基准电压生成单元、下拉信号产生单元、灵敏放大单元、列译码单元以及与所述列译码单元一一对应的基准电压调整单元，其中所述基准电压生成单元用于接收反相芯片使能信号、生成芯片使能信号以及生成基准电压，并将所述基准电压输出至所述灵敏放大单元以及所述基准电压调整单元，将所述芯片使能信号输出至所述下拉信号产生单元；所述下拉信号产生单元用于根据所述芯片使能信号产生下拉信号，并将所述下拉信号输出至所述灵敏放大单元以及所述基准电压调整单元；所述基准电压调整单元用于在所述基准电压随下拉信号下降后，将所述基准电压调整至稳定状态。上述方案可以保证基准电压的稳定性。

技术领域

本发明属于集成电路技术领域，特别涉及一种数据读取电路及存储单元。

背景技术

存储单元是集成电路的重要组成部分。例如只读存储器单元(Read Only Memory，ROM)这种用于存储信息的最小ROM器件，一个ROM单元存储一个比特(bit)信息，表现为“0”和“1”两种状态之一。在不读取ROM单元时，其位线为低电平“0”。在读取开始后，先对位线进行充电至中间电平，再通过ROM单元对位线进行下拉放电，基于下拉后位线上的电压取值来判断ROM单元中存储的信息。

在读取存储单元中的信息时，需要稳定的基准电压保证适当的读“0”余量和读“1”的余量。但是，存储信息量在不断增加，相应的基准电压负载也不尽相同。因此，在存储信息量不同的情况下，需要保证基准电压的稳定性，进而改善读余量。

发明内容

本发明实施例解决的是如何保证基准电压的稳定性的问题。

为解决上述技术问题，本发明实施例提供一种数据读取电路，数据读取电路包括：基准电压生成单元、下拉信号产生单元、灵敏放大单元、列译码单元以及与所述列译码单元一一对应的基准电压调整单元，其中：所述基准电压生成单元，与所述下拉信号产生单元、所述基准电压调整单元以及所述灵敏放大单元连接，用于接收反相芯片使能信号、生成芯片使能信号以及生成基准电压，并将所述基准电压输出至所述灵敏放大单元以及所述基准电压调整单元，将所述芯片使能信号输出至所述下拉信号产生单元；所述下拉信号产生单元，与所述基准电压生成单元、所述基准电压调整单元以及所述灵敏放大单元连接，用于根据所述芯片使能信号产生下拉信号，并将所述下拉信号输出至所述灵敏放大单元以及所述基准电压调整单元；所述列译码单元，与所述灵敏放大单元连接，用于将接收到的位线信号译码并将译码后的位线信号输出至所述灵敏放大单元；所述灵敏放大单元，与所述基准电压生成单元、所述下拉信号产生单元、所述列译码单元以及所述基准电压调整单元连接，用于根据所述基准电压，将译码后的位线信号放大并输出；所述基准电压调整单元，与所述基准电压生成单元、所述下拉信号产生单元以及所述灵敏放大单元连接，用于在所述基准电压随下拉信号下降后，将所述基准电压调整至稳定状态。

可选的，所述基准电压调整单元包括至少一个NMOS管。

可选的，所述基准电压调整单元包括第一NMOS管；其中，所述第一NMOS管，栅极接所述下拉信号，源极接所述基准电压和所述灵敏放大单元，漏极接地。

可选的，所述第一NMOS管衬底接地。