[发明专利]三维半导体存储器件

权利要求书

1.一种三维半导体存储器件，包括：

设置在基底上并在垂直于所述基底的表面的方向上堆叠的第一栅极堆叠结构和第二栅极堆叠结构，所述第一栅极堆叠结构和所述第二栅极堆叠结构分别包括在垂直于所述基底的表面的方向上彼此间隔地堆叠的第一栅电极和第二栅电极；

穿过所述第一栅极堆叠结构和所述第二栅极堆叠结构并被所述第一栅极堆叠结构和所述第二栅极堆叠结构围绕的贯穿区域；以及

穿过所述第一栅极堆叠结构和所述第二栅极堆叠结构的垂直沟道结构，

其中，所述第一栅极堆叠结构具有与所述贯穿区域相邻并且被布置成第一阶梯形状的第一接触焊盘，并且所述第二栅极堆叠结构具有与所述贯穿区域相邻并且被布置成第二阶梯形状的第二接触焊盘，并且

其中，当从所述三维半导体存储器件的俯视图中看时，所述第二接触焊盘中的一部分第二接触焊盘在所述贯穿区域的一侧与所述第一接触焊盘交叠。

2.根据权利要求1所述的三维半导体存储器件，还包括：

第三栅极堆叠结构，所述第三栅极堆叠结构设置在所述第二栅极堆叠结构上，并且包括彼此间隔开并在垂直于所述基底的表面的方向上堆叠的第三栅电极，

其中，所述第三栅极堆叠结构具有与所述贯穿区域相邻并且被布置成第三阶梯形状的第三接触焊盘，并且

其中，当从所述俯视图中看时，所述第三接触焊盘中的至少一部分第三接触焊盘在所述贯穿区域的另一侧与所述第二接触焊盘交叠。

3.根据权利要求1所述的三维半导体存储器件，还包括：

穿过所述第一栅极堆叠结构和所述第二栅极堆叠结构并在与所述基底的表面平行的第一方向上延伸的主分隔结构，

其中，所述贯穿区域设置在所述主分隔结构之间。

4.根据权利要求3所述的三维半导体存储器件，还包括：

辅助分隔结构，所述辅助分隔结构设置在所述主分隔结构之间并且具有在所述第一方向上间隔开的多个部分，

其中，所述辅助分隔结构的一部分穿过所述第一接触焊盘和所述第二接触焊盘。

5.根据权利要求1所述的三维半导体存储器件，

其中，所述垂直沟道结构包括穿过所述第一栅极堆叠结构的第一垂直沟道结构和穿过所述第二栅极堆叠结构的第二垂直沟道结构，并且

其中，所述第一垂直沟道结构和所述第二垂直沟道结构均包括沟道半导体层。

6.根据权利要求1所述的三维半导体存储器件，还包括：

连接到所述第一栅电极和所述第二栅电极的栅极接触插塞，

其中，所述栅极接触插塞中的第一部分栅极接触插塞设置在所述第二接触焊盘上，并且所述栅极接触插塞中的第二部分栅极接触插塞设置在不与所述第二接触焊盘中的所述一部分第二接触焊盘交叠的所述第一接触焊盘上。

7.根据权利要求6所述的三维半导体存储器件，还包括：

外围接触插塞，所述外围接触插塞穿过所述贯穿区域并电连接到设置在低于所述基底的区域中的外围电路；以及

用于电连接所述栅极接触插塞和所述外围接触插塞的连接布线。

8.一种三维半导体存储器件，包括：

设置在基底上的存储单元阵列区域；

位于所述存储单元阵列区域之间的第一内阶梯区域和第二内阶梯区域；

位于所述第一内阶梯区域与所述第二内阶梯区域之间的桥接区域；

栅极堆叠结构，所述栅极堆叠结构包括堆叠在所述存储单元阵列区域中并在第一方向上纵长地延伸到所述第一内阶梯区域和所述第二内阶梯区域的第一字线和第二字线，所述第一方向平行于所述基底的表面；以及

在所述桥接区域中穿过所述栅极堆叠结构的贯穿区域，

其中，所述第一字线和所述第二字线分别从所述存储单元阵列区域纵长地延伸并在所述桥接区域中彼此连接，并且

其中，设置在所述第一内阶梯区域中的所述栅极堆叠结构在所述第一方向上的长度与设置在所述第二内阶梯区域中的所述栅极堆叠结构在所述第一方向上的长度不同。