[发明专利]三维半导体存储器件

说明书

提供了一种三维半导体存储器件。所述三维半导体存储器件包括：设置在基底上并且在垂直于基底的表面的方向上堆叠的第一栅极堆叠结构和第二栅极堆叠结构，第一栅极堆叠结构和第二栅极堆叠结构包括彼此间隔地堆叠的栅电极；穿过第一栅极堆叠结构和第二栅极堆叠结构并被第一栅极堆叠结构和第二栅极堆叠结构围绕的贯穿区域；以及穿过第一栅极堆叠结构和第二栅极堆叠结构的垂直沟道结构，其中，第一栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第一接触焊盘，第二栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第二接触焊盘，第二接触焊盘中的至少一部分第二接触焊盘在贯穿区域的一侧与第一接触焊盘交叠。

相关申请的交叉引用

本申请要求于2018年6月12日在韩国知识产权局提交的韩国专利申请No.10-2018-0067714的优先权的权益，该申请的全部公开内容以引用的方式合并于本申请中。

技术领域

本公开涉及半导体器件，更具体地，涉及包括穿过栅极堆叠结构的贯穿区域的三维半导体存储器件。

背景技术

已经开发了包括在与半导体衬底的表面垂直的方向上堆叠的栅电极的半导体器件。为了增大半导体器件的集成度，可以增加堆叠的栅电极的数目。随着集成度增大，在与半导体衬底的表面垂直的方向上堆叠的栅电极的数目逐渐增加，在将栅电极连接到外围电路的情况下，出现缺陷的数目也在增加。

发明内容

本公开的一个方面提供了一种三维半导体存储器件。

本公开的一个方面提供了一种有利于高度集成的三维半导体存储器件。

根据示例性实施例，本公开涉及一种三维半导体存储器件，包括：设置在基底上并且在垂直于所述基底的表面的方向上堆叠的第一栅极堆叠结构和第二栅极堆叠结构，所述第一栅极堆叠结构和所述第二栅极堆叠结构分别包括在垂直于所述基底的表面的方向上彼此间隔地堆叠的第一栅电极和第二栅电极；穿过所述第一栅极堆叠结构和所述第二栅极堆叠结构并被所述第一栅极堆叠结构和所述第二栅极堆叠结构围绕的贯穿区域；以及穿过所述第一栅极堆叠结构和所述第二栅极堆叠结构的垂直沟道结构，其中，所述第一栅极堆叠结构具有与所述贯穿区域相邻并且被布置成第一阶梯形状的第一接触焊盘，所述第二栅极堆叠结构具有与所述贯穿区域相邻并且被布置成第二阶梯形状的第二接触焊盘，并且其中，当从所述三维半导体存储器件的俯视图中观察时，所述第二接触焊盘中的一部分第二接触焊盘在所述贯穿区域的一侧与所述第一接触焊盘交叠。

根据示例性实施例，本公开涉及一种三维半导体存储器件，包括：设置在基底上的存储单元阵列区域；位于所述存储单元阵列区域之间的第一内阶梯区域和第二内阶梯区域；位于所述第一内阶梯区域与所述第二内阶梯区域之间的桥接区域；栅极堆叠结构，所述栅极堆叠结构包括堆叠在所述存储单元阵列区域中并在第一方向上纵长地延伸到所述第一内阶梯区域和所述第二内阶梯区域的第一字线和第二字线，所述第一方向平行于所述基底的表面；以及在所述桥接区域中穿过所述栅极堆叠结构的贯穿区域，其中，所述第一字线和所述第二字线分别从所述多个存储单元阵列区域纵长地延伸并在所述桥接区域中彼此连接，并且其中，设置在所述第一内阶梯区域中的所述栅极堆叠结构在所述第一方向上的长度与设置在所述第二内阶梯区域中的所述栅极堆叠结构在所述第一方向上的长度不同。

根据示例性实施例，本公开涉及一种三维半导体存储器件，包括：堆叠在基底上的第一栅极堆叠结构和第二栅极堆叠结构；以及穿过所述第一栅极堆叠结构和所述第二栅极堆叠结构并被所述第一栅极堆叠结构和所述第二栅极堆叠结构围绕的贯穿区域，其中，所述第一栅极堆叠结构和所述第二栅极堆叠结构分别包括第一字线和第二字线，其中，所述第一栅极堆叠结构的所述第一字线包括围绕所述贯穿区域并且被设置成朝向所述贯穿区域降低的第一阶梯形状的第一接触焊盘，所述第二栅极堆叠结构的所述第二字线包括围绕所述贯穿区域并且被设置成朝向所述贯穿区域降低的第二阶梯形状的第二接触焊盘，并且其中，所述第二接触焊盘覆盖所述第一接触焊盘中的一部分第一接触焊盘。

附图说明