[发明专利]存储单元和存储器有效
| 申请号： | 201910245116.4 | 申请日： | 2019-03-28 |
| 公开（公告）号： | CN111755049B | 公开（公告）日： | 2022-08-23 |
| 发明（设计）人： | 丁健平;钟石强 | 申请（专利权）人： | 龙芯中科技术股份有限公司 |
| 主分类号： | G11C11/409 | 分类号： | G11C11/409;G11C11/4074 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 张子青;刘芳 |
| 地址： | 100095 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储 单元 存储器 | ||
1.一种存储单元，其特征在于，包括存储结构和写入结构，所述写入结构包括第一部件、第二部件和开关电路；
所述第一部件与所述存储结构连接，所述第二部件分别与所述存储结构和所述开关电路连接，所述开关电路还与电源连接；
所述开关电路用于，在接收到写入端发送的第一信号时导通，使得所述第二部件与所述电源连通，在接收到所述写入端发送的第二信号时，使得所述第二部件与所述电源断开；
所述第一部件和所述第二部件用于根据所述写入端发送的信号执行写入操作。
2.根据权利要求1所述的存储单元，其特征在于，所述第一信号为高电压信号，所述电源的电压为低电压。
3.根据权利要求2所述的存储单元，其特征在于，所述开关电路为N型金属-氧化物-半导体NMOS逻辑电路，其中，所述NMOS逻辑电路包括至少一个NMOS。
4.根据权利要求1所述的存储单元，其特征在于，所述第一信号为低电压信号，所述电源的电压为高电压。
5.根据权利要求4所述的存储单元，其特征在于，所述开关电路为P型金属-氧化物-半导体PMOS逻辑电路，其中，所述PMOS逻辑电路包括至少一个PMOS。
6.根据权利要求1-5任一项所述的存储单元，其特征在于，所述第一部件为晶体管。
7.根据权利要求6所述的存储单元，其特征在于，所述第一部件为PMOS，所述第一部件的源极与所述存储结构连接；
或者，
所述第一部件为NMOS，所述第一部件的漏极与所述存储结构连接。
8.根据权利要求1-5任一项所述的存储单元，其特征在于，所述第二部件为晶体管。
9.根据权利要求6所述的存储单元，其特征在于，所述第二部件为PMOS，所述第二部件的源极与所述存储结构连接，所述第二部件的漏极与所述开关电路连接；
或者，
所述第二部件为NMOS，所述第二部件的漏极与所述存储结构连接，所述第二部件的源极与所述开关电路连接。
10.根据权利要求7或9所述存储单元，其特征在于，所述存储结构包括：第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一存储区、以及第二存储区，所述第三晶体管和所述第四晶体管为PMOS，所述第五晶体管和所述第六晶体管为NMOS，其中，
所述第三晶体管的漏极连接高电压源，所述第三晶体管的栅极与所述第一部件连接，所述第三晶体管的源极与所述第一存储区连接；
所述第四晶体管的漏极连接所述高电压源，所述第四晶体管的栅极与所述第二部件连接，所述第四晶体管的源极与所述第二存储区连接；
所述第五晶体管的源极接地，所述第五晶体管的栅极与所述第一部件连接，所述第五晶体管的漏极与所述第一存储区连接；
所述第六晶体管的源极接地，所述第六晶体管的栅极与所述第二部件连接，所述第六晶体管的漏极与所述第二存储区连接。
11.一种存储器，其特征在于，包括权利要求1至10中任一项所述的至少一个存储单元。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于龙芯中科技术股份有限公司，未经龙芯中科技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910245116.4/1.html，转载请声明来源钻瓜专利网。
