[发明专利]电子封装件及其制法

说明书

一种电子封装件及其制法，包括将电子元件与多个电性连接该电子元件的导电柱嵌埋于封装层中，其中，该导电柱的周面的宽度小于该导电柱的两端面的宽度，从而经由该封装层包覆该电子元件，以有效保护该电子元件，且提升产品的可靠度。

技术领域

本发明有关一种半导体封装制程，尤指一种电子封装件及其制法。

背景技术

随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。为满足半导体封装结构的高集成度(Integration)以及微型化(Miniaturization)需求，除传统打线式(Wire bonding)的半导体封装技术外，也可经由覆晶(Flip chip)方式，以提升布线密度。

图1为悉知覆晶式封装结构1的剖视示意图。如图1所示，主要将一半导体芯片13经由多个焊锡凸块130结合至一封装基板10的线路层11的电性接触垫110上并电性连接该线路层11的导电迹线111，再形成如封装胶体或底胶的绝缘材14于该半导体芯片13与该封装基板10之间，以包覆该些焊锡凸块130。

然而，在封装制程中，由于该半导体芯片13以裸晶状态(如晶背13b外露)于制程机台间进行运送，因而该半导体芯片13无任何保护，容易造成该半导体芯片13发生缺角(chipping)与损毁问题，严重导致产品发生可靠度问题与庞大的财务损失。

此外，该封装基板10的绝缘保护层12形成有多个对应外露各该电性接触垫110的开孔，故于该绝缘材14流入该半导体芯片13与该封装基板10间时，容易导致该绝缘材14中具较大尺寸的填充料(filler)无法通过而产生气室(void)，以致于后续制程中容易发生爆米花现象(Popcorn)，造成产品良率下降问题。

因此，如何克服上述悉知技术的种种问题，实已成为目前业界亟待克服的难题。

发明内容

鉴于上述悉知技术的缺失，本发明提供一种电子封装件及其制法，以有效保护该电子元件，且提升产品的可靠度。

本发明的电子封装件，包括：至少一电子元件；多个导电结构，其设于该电子元件上且包含有导电柱，其中，该导电柱具有相对的两端面及邻接该两端面的周面，且该周面的宽度小于该两端面的宽度；以及一封装层，其包覆该电子元件与该多个导电结构，且令该导电柱的一端面外露出该封装层的外表面。

本发明还提供一种电子封装件的制法，包括：提供一导电架，其中，该导电架包含有一板体与多个连接该板体的导电柱，且该导电柱具有相对的两端面及邻接该两端面的周面，且该周面的宽度小于该两端面的宽度；设置至少一电子元件于该导电架上，且令该多个导电柱的至少一部分与该电子元件结合；形成封装层于该板体上，以令该封装层包覆该电子元件与该多个导电柱；以及移除该板体，以令该导电柱的一端面外露出该封装层的外表面。

前述的电子封装件及其制法中，该导电柱经由导电体结合该电子元件，例如，该导电体包含焊锡材料。进一步，该电子元件经由金属部结合该导电体，例如，该金属部为铜柱。

前述的电子封装件及其制法中，该导电柱的外露端面低于或齐平该封装层的外表面。

前述的电子封装件及其制法中，该电子元件的部分表面外露于该封装层的外表面。

前述的电子封装件及其制法中，还包括于移除该板体后，形成导电元件于该导电柱上，且该导电元件位于该封装层的外表面上。

前述的电子封装件及其制法中，该多个导电柱的其中一部分未与该电子元件结合，以作为虚柱结构。例如，该虚柱结构外露出该封装层的外表面。

由上可知，本发明的电子封装件及其制法，主要经由该导电柱与该封装层的设计，以令该封装层包覆该电子元件的表面，使该电子元件能有效受到保护，故相较于悉知技术，本发明的电子封装件能提升产品的可靠度。