[发明专利]一种支持多模式配置的可重构FFT处理器

权利要求书

1.一种支持多模式配置的可重构FFT处理器，其特征在于包括：

片上SRAM存储器，通过数据对外传输模块与片外存储器进行通信；

可重构计算阵列，包含有若干基于IEEE-754标准的单精度浮点加法器、减法器以及浮点乘法器，根据配置信息重构出蝶形运算单元、旋转因子生成单元以及乘旋转因子单元；

FFT控制器，控制FFT运算的整个流程；

数据对外传输模块，包含有用于存储运算配置信息的配置寄存器，控制处理器与片外存储器之间的数据传输；

所述FFT控制器包括：

地址产生模块，产生数据点的索引，并将索引对应的索引信息输出给地址映射模块；

地址映射模块，在FFT运算的存取数据过程中将索引映射为SRAM中的对应地址；

数据传输控制模块，根据索引产生的对应地址，并对该地址进行数据的读取或写入操作，控制数据流向；

FFT运算控制模块，解析配置寄存器中的运算配置信息，配置可重构计算阵列，输出控制信号；

FFT运算模块，接收所述控制信号，调用可重构计算阵列中配置好的蝶形运算单元、旋转因子生成单元以及乘旋转因子单元，完成FFT运算；

所述地址产生模块针对基2、基4、小点数流水以及大点数分别设有四种对应的索引生成模式；

所述FFT运算控制模块首先确定运算配置信息中的FFT运算点数N与运算批数；再判断是否需要进行256点以下的FFT多批次流水处理运算，若判定需要进行多批次流水处理运算，则将可重构计算阵列配置为流水式运算结构，控制FFT运算模块进行N点的流水处理FFT运算；若为不需要进行多批次流水处理运算，则将可重构计算阵列配置为非流水式运算结构；

接着判断FFT运算点数N是否大于SRAM能够存储的最大点数N0，当运算点数小于N0时，控制FFT运算模块进行N点的一维FFT运算；当运算点数大于N0时，控制FFT运算模块进行N点的二维FFT运算。

2.根据权利要求1所述的支持多模式配置的可重构FFT处理器，其特征在于：所述片上SRAM存储器包括：用于存储源数据、结果数据的第一SRAM单元与用于常数数据的存储的第二SRAM单元，所述常数数据指外部计算得到的2K个旋转因子的常数结果。

3.根据权利要求2所述的支持多模式配置的可重构FFT处理器，其特征在于：第一SRAM单元为32个深度为4K，位宽为64bit的单端口SRAM，能够存储的最大点数N0为128K复数点。

4.根据权利要求2所述的支持多模式配置的可重构FFT处理器，其特征在于：第二SRAM单元为16个深度为1K，位宽为64bit的单端口SRAM。

5.根据权利要求1所述的支持多模式配置的可重构FFT处理器，其特征在于，所述流水式运算结构中包括：八个基本运算单元、输出级数选择模块以及数据输出模块，所述八个基本运算单元串行连接形成一个八级流水的结构，上一级基本运算单元的输出作为下一级基本运算单元的输入，最终运算结果将通过输出级数选择模块及数据输出模块传输回片上SRAM存储器。

6.根据权利要求1所述的支持多模式配置的可重构FFT处理器，其特征在于，所述非流水式运算结构中包括八个并行执行的蝶形运算单元、八个并行执行的旋转因子生成单元以及八个并行执行的乘旋转因子单元，蝶形运算单元和旋转因子生成单元的结果将同时传输到乘旋转因子单元中进行运算。

7.根据权利要求4所述的支持多模式配置的可重构FFT处理器，其特征在于，所述N点的二维FFT运算，2^n-1＜N≤2ⁿ，n为偶数时，会将补0后长度为2ⁿ的序列动态划分为行列为2^n/2×2^n/2的矩阵；n为奇数时，会将补0后长度为2ⁿ的序列动态划分为行列为2^(n+1)/2×2^(n-1)/2的矩阵。