[发明专利]一种支持多模式配置的可重构FFT处理器

说明书

本发明的支持多模式配置的可重构FFT处理器，包括：片上SRAM存储器，通过数据对外传输模块与片外存储器进行通信；可重构计算阵列，包含有若干基于IEEE‑754标准的单精度浮点加法器、减法器以及浮点乘法器；FFT控制器，控制FFT运算的整个流程；数据对外传输模块，控制处理器与片外存储器之间的数据传输。有益效果：该处理器具有运算精度高，加速效果明显，硬件资源利用率高的优点。

技术领域

本发明属于数字信号处理技术领域，尤其涉及一种支持多模式配置的可重构FFT处理器。

背景技术

在现代通信领域，特别是无线通信中，FFT是最为广泛应用的算法之一。针对各种不同的应用场景，或同一场景中的不同信号，对同一硬件结构执行不同点数的FFT运算提出了要求，而运算点数范围、运算速度和运算精度是设计人员最为关心的三个指标。

现有技术中，可将FFT的实现归纳为软件和硬件两大类实现方法。采用软件方式，易于实现，具有很高的灵活性，但其运算速度存在瓶颈，难以满足高速信号处理领域的要求。采用传统硬件方式，以专用集成电路为代表的专用计算结构，虽然其执行速度快、功耗小、成本低，却有一个致命缺陷——灵活性和拓展性差，这主要体现在其支持的FFT运算点数较小，一旦对于FFT运算提出更高运算点数的需求，就需要重新设计整个运算架构，造成设计到应用的迭代周期过长。

针对小点数一维FFT，大点数二维FFT和一些特定点数FFT各自的特点，将可重构架构引入FFT处理器设计方法的实现中，既可满足其在高速信号处理领域的要求，又具有一定程度的灵活性，是当下芯片研究的重点所在。

发明内容

本发明目的在于克服上述现有技术的不足，针对不同点数FFT运算中存在的技术问题，提供一种易于实现、支持256点以下FFT运算的多批次处理的可重构FFT处理器，支持大点数二维FFT运算的动态划分、运算规模大、运算速度快，具体由以下技术方案实现：

所述支持多模式配置的可重构FFT处理器，包括：

片上SRAM存储器，通过数据对外传输模块与片外存储器进行通信；

可重构计算阵列，包含有若干基于IEEE-754标准的单精度浮点加法器、减法器以及浮点乘法器，根据配置信息重构出蝶形运算单元、旋转因子生成单元以及乘旋转因子单元；

FFT控制器，控制FFT运算的整个流程；

数据对外传输模块，包含有用于存储运算配置信息的配置寄存器，控制处理器与片外存储器之间的数据传输。

所述支持多模式配置的可重构FFT处理器的进一步设计在于，所述片上SRAM存储器包括：用于存储源数据、结果数据的第一SRAM单元与用于常数数据的存储的第二SRAM单元，所述常数数据指外部计算得到的2K个旋转因子的常数结果。

所述支持多模式配置的可重构FFT处理器的进一步设计在于，第一SRAM单元为32个深度为4K，位宽为64bit的单端口SRAM，能够存储的最大点数N0为128K复数点。

所述支持多模式配置的可重构FFT处理器的进一步设计在于，第二SRAM单元为16个深度为1K，位宽为64bit的单端口SRAM。

所述支持多模式配置的可重构FFT处理器的进一步设计在于，所述FFT控制器包括：

地址产生模块，产生数据点的索引，并将索引对应的索引信息输出给地址映射模块；

地址映射模块，在FFT运算的存取数据过程中将索引映射为SRAM中的对应地址；

数据传输控制模块，根据索引产生的对应地址，并对该地址进行数据的读取或写入操作，控制数据流向；

FFT运算控制模块，解析配置寄存器中的运算配置信息，配置可重构计算阵列，输出控制信号；