[发明专利]一种3D NAND存储器件及其制造方法有效
申请号: | 201910252213.6 | 申请日: | 2019-03-29 |
公开(公告)号: | CN109935547B | 公开(公告)日: | 2021-04-09 |
发明(设计)人: | 王启光 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L21/764 | 分类号: | H01L21/764;H01L27/1157;H01L27/11578 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王宝筠 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 nand 存储 器件 及其 制造 方法 | ||
1.一种3D NAND存储器件的制造方法,其特征在于,所述方法包括:
提供衬底,所述衬底上形成有栅极层和绝缘层交替层叠的堆叠层,以及贯穿所述堆叠层的共源极沟槽,所述共源极沟槽内形成有填充层以及间隔层,所述间隔层位于所述堆叠层与填充层之间;
去除所述间隔层以形成侧壁间隔;
在所述侧壁间隔内形成侧壁介电层,所述侧壁介电层内形成有气隙;
所述绝缘层在沿衬底表面的方向上突出于所述栅极层;
所述侧壁介电层下部的气隙的宽度小于所述侧壁介电层上部的气隙的宽度;
所述气隙的尺寸从所述侧壁介电层的下部至所述侧壁介电层的上部依次减小;
顶端的所述堆叠层侧壁和顶端的所述填充层侧壁上的所述侧壁介电层的厚度分别为所述堆叠层和所述填充层的距离的一半。
2.根据权利要求1所述的方法,其特征在于,所述去除所述间隔层以形成侧壁间隔,包括:利用酸法去除所述间隔层,或利用热处理方式去除所述间隔层,或通过碱溶液去除所述间隔层。
3.根据权利要求1所述的方法,其特征在于,所述在所述侧壁间隔内形成侧壁介电层,包括:通过化学气相沉积方式或者原子层沉积方式沉积侧壁介电层。
4.根据权利要求1-3任意一项所述的方法,其特征在于,所述堆叠层包括底部的下选择管BSG层,所述去除所述间隔层以形成侧壁间隔,包括:去除位于所述BSG层以上的堆叠层的侧壁上的间隔层以形成侧壁间隔。
5.根据权利要求1-3任意一项所述的方法,其特征在于,所述填充层为金属层和/或多晶硅层。
6.根据权利要求1-3任意一项所述的方法,其特征在于,所述栅极层和所述绝缘层之间形成有介质层,所述介质层还覆盖所述栅极层面向沟道结构的侧面,所述沟道结构贯穿所述堆叠层。
7.一种3D NAND存储器件,其特征在于,包括:
衬底;
所述衬底上的堆叠层以及贯穿所述堆叠层的共源极沟槽,所述堆叠层包括交替层叠的栅极层和绝缘层,所述共源极沟槽中填充有填充层以及侧壁介电层,所述侧壁介电层位于所述填充层与堆叠层之间,并形成有气隙;
所述绝缘层在沿衬底表面的方向上突出于所述栅极层;
所述侧壁介电层下部的气隙的宽度小于所述侧壁介电层上部的气隙的宽度;
所述气隙的尺寸从所述侧壁介电层的下部至所述侧壁介电层的上部依次减小;
顶端的所述堆叠层侧壁和顶端的所述填充层侧壁上的所述侧壁介电层的厚度分别为所述堆叠层和所述填充层的距离的一半。
8.根据权利要求7所述的存储器件,其特征在于,所述堆叠层包括底部的下选择管BSG层,所述BSG层侧壁上形成有间隔层。
9.根据权利要求7或8所述的存储器件,其特征在于,所述填充层为金属层和/或多晶硅层。
10.根据权利要求7或8所述的存储器件,其特征在于,所述栅极层和所述绝缘层之间形成有介质层,所述介质层还覆盖所述栅极层面向沟道结构的侧面,所述沟道结构贯穿所述堆叠层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910252213.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种新型SOI衬底的结构及其制备方法
- 下一篇:半导体器件及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造