[发明专利]一种3D NAND存储器件及其制造方法

说明书

本申请提供一种3D NAND存储器件及其制造方法，在衬底上形成有栅极层和绝缘层交替层叠的堆叠层以及贯穿堆叠层的共源极沟槽，共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述栅极层与填充层之间，去除堆叠层和填充层之间的间隔层，可以形成侧壁间隔，在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙，由于空气的介电常数较小，则栅极层和填充层之间的寄生电容较小，从而降低存储器件的RC延迟，提高器件性能。

技术领域

本申请涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件及其制造方法。

背景技术

NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，断电情况下仍然能保持存储的数据信息，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。

在3D NAND存储器件结构中，采用垂直堆叠多层栅极的方式，在存储器件中，衬底上可以形成导电层和氧化硅层的堆叠层，堆叠层中的导电层作为栅线，堆叠层的核心存储区形成有沟道结构，沟道结构的顶部形成有漏极，不同存储器件的核心存储区通过贯穿堆叠层的共源极沟槽分隔开，在共源极沟槽中可以形成填充层作为存储器件的源极。

然而，现有技术中，为了增加存储密度，存储器件的尺寸越来越小，导致器件中各导电层之间的距离也随之减小，导致导电层之间的寄生电容随之增大，从而使存储器件具有较大的RC延时效应，影响器件性能。

发明内容

有鉴于此，本申请的目的在于提供一种3D NAND存储器件及其制造方法，有效降低了存储器件的RC延时效应，提高器件性能。

为实现上述目的，本申请提供了一种3D NAND存储器件的制造方法，所述方法包括：

提供衬底，所述衬底上形成有栅极层和绝缘层交替层叠的堆叠层，以及贯穿所述堆叠层的共源极沟槽，所述共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述堆叠层与填充层之间；

去除所述间隔层以形成侧壁间隔；

在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙。

可选的，所述去除所述间隔层以形成侧壁间隔，包括：利用酸法去除所述间隔层，或利用热处理方式去除所述间隔层，或通过碱溶液去除所述间隔层。

可选的，所述在所述侧壁间隔内形成侧壁介电层，包括：通过化学气相沉积方式或者原子层沉积方式沉积侧壁介电层。

可选的，所述堆叠层包括底部的下选择管BSG层，所述去除所述间隔层以形成侧壁间隔，包括：去除位于所述BSG层以上的堆叠层的侧壁上的间隔层以形成侧壁间隔。

可选的，所述填充层为金属层和/或多晶硅层。

可选的，所述栅极层和所述绝缘层之间形成有介质层，所述介质层还覆盖所述栅极层面向沟道结构的侧面，所述沟道结构贯穿所述堆叠层。

可选的，所述绝缘层在沿平行于所述衬底表面的方向上突出于所述栅极层。

本申请实施例还提供了一种3D NAND存储器件，包括：

衬底；

所述衬底上的堆叠层以及贯穿所述堆叠层的共源极沟槽，所述堆叠层包括交替层叠的栅极层和绝缘层，所述共源极沟槽中填充有填充层以及侧壁介电层，所述侧壁介电层位于所述填充层与堆叠层之间，并形成有气隙。

可选的，所述堆叠层包括底部的下选择管BSG层，所述BSG层侧壁上形成有间隔层。

可选的，所述填充层为金属层和/或多晶硅层。