[发明专利]记忆体测试阵列及其测试方法在审
| 申请号： | 201910257457.3 | 申请日： | 2019-04-01 |
| 公开（公告）号： | CN109979523A | 公开（公告）日： | 2019-07-05 |
| 发明（设计）人： | 张雄世;廖昱程;蔡孟学 | 申请（专利权）人： | 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司 |
| 主分类号： | G11C29/56 | 分类号： | G11C29/56 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 223300 江苏省淮安市淮阴区*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 记忆体阵列 位元线 字元线 导电垫 第一端 耦接 测试 测试过程 测试晶片 记忆体 | ||
1.一种记忆体测试阵列，其特征在于，包含：
一第一记忆体阵列，包含多条第一位元线及多条第一字元线；
一第二记忆体阵列与该第一记忆体阵列相邻，该第二记忆体阵列包含多条第二位元线及多条第二字元线；以及
多个第一共用导电垫，各该第一共用导电垫具有一第一端及一第二端，该些第一端及该些第二端分别耦接于该些第一位元线及该些第二位元线，或者该些第一端及该些第二端分别耦接于该些第一字元线及该些第二字元线。
2.根据权利要求1所述的记忆体测试阵列，其特征在于，该些第一共用导电垫位于该第一记忆体阵列与该第二记忆体阵列之间。
3.根据权利要求2所述的记忆体测试阵列，其特征在于，还包含：
多个第一导电垫耦接于该第一记忆体阵列，且该些第一导电垫及该些第一共用导电垫位于该第一记忆体阵列的相对两侧；以及
多个第二导电垫耦接于该第二记忆体阵列，且该些第二导电垫及该些第一共用导电垫位于该第二记忆体阵列的相对两侧。
4.根据权利要求3所述的记忆体测试阵列，其特征在于，该些第一导电垫耦接于该些第一字元线，该些第一共用导电垫耦接于该些第一位元线及该些第二位元线，且该些第二导电垫耦接于该些第二字元线。
5.根据权利要求3所述的记忆体测试阵列，其特征在于，该些第一导电垫耦接于该些第一位元线，该些第一共用导电垫耦接于该些第一字元线及该些第二字元线，且该些第二导电垫耦接于该些第二位元线。
6.根据权利要求1所述的记忆体测试阵列，其特征在于，还包含：
一第三记忆体阵列与该第二记忆体阵列相邻，该第三记忆体阵列包含多条第三位元线及多条第三字元线；以及
多个第二共用导电垫，位于该第二记忆体阵列与该第三记忆体阵列之间，其中各该第二共用导电垫具有一第一端及一第二端，该些第一端及该些第二端分别耦接于该些第二位元线及该些第三位元线，或者该些第一端及该些第二端分别耦接于该些第二字元线及该些第三字元线。
7.根据权利要求6所述的记忆体测试阵列，其特征在于，还包含：
多个第一导电垫耦接于该第一记忆体阵列，且该些第一导电垫及该些第一共用导电垫位于该第一记忆体阵列的相对两侧；以及
多个第三导电垫耦接于该第三记忆体阵列，且该些第三导电垫及该些第二共用导电垫位于该第三记忆体阵列的相对两侧。
8.根据权利要求7所述的记忆体测试阵列，其特征在于，该些第一导电垫耦接于该些第一字元线，该些第三导电垫耦接于该些第三位元线，且该些第一共用导电垫耦接于该些第一位元线及该些第二位元线，该些第二共用导电垫耦接于该些第二字元线及该些第三字元线。
9.根据权利要求7所述的记忆体测试阵列，其特征在于，该些第一导电垫耦接于该些第一位元线，该些第三导电垫耦接于该些第三字元线，且该些第一共用导电垫耦接于该些第一字元线及该些第二字元线，该些第二共用导电垫耦接于该些第二位元线及该些第三位元线。
10.一种记忆体测试阵列，其特征在于，包含：
一第一记忆体阵列，包含多个第一位元接触垫及多个第一字元接触垫；以及
一第二记忆体阵列，包含多个第二位元接触垫及多个第二字元接触垫；
其中，该些第一位元接触垫与该些第二位元接触垫共享，或该些第一字元接触垫与该些第二字元接触垫共享。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司，未经江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910257457.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：存储器件及其测试方法
- 下一篇：姿态调整机构
