[发明专利]薄膜晶体管阵列基板及显示面板

说明书

本申请提供一种薄膜晶体管阵列基板及显示面板，采用至少两个高反射介质层且高反射介质层由特定厚度的第一介质层和第二介质层组成以将背光源发出的波长为420纳米‑520纳米的可见光反射至背光源所在侧以避免可见光照射至有源层而产生光生载流子，同时由于高反射介质层为非导电，故不会与薄膜晶体管阵列基板上导电层形成寄生电容。

技术领域

本申请涉及薄膜晶体管技术领域，尤其涉及薄膜晶体管阵列基板及显示面板。

背景技术

铟镓锌氧化物(Indium Gallium Zinc Oxide,IGZO)底栅薄膜晶体管(Thin FilmTransistor,TFT)的研究日趋成熟，其背沟道在等离子切割机环境时容易受到影响而损伤，如干刻蚀(Dry Etching)。铟镓锌氧化物顶栅(Top Gate)TFT 不存在背沟道刻蚀损伤问题，一方面，栅介质位于有源层(铟镓锌氧化物层) 上方起到了保护作用，另一方面，铟镓锌氧化物顶栅TFT通过正面曝光和干刻蚀实现了自对准，不存在交叠区域，工艺简单。

然而，采用顶栅TFT结构的LCD，有源层容易受到背光照射的影响，其光生载流子影响TFT特性，可靠性也随着光照强度增加和时间延长而大幅衰减，尤其是需要采用更高迁移率有源层时，光照射有源层的问题使得部分顶栅TFT 结构设计采用了遮光层，即在有源层的下方先沉积一层金属进行遮光处理，再沉积绝缘缓冲(Buffer)层。但是，金属遮光层容易与TFT中金属遮光层上方的导电层构造出电容结构，导致寄生电容的增大，影响TFT器件性能。

发明内容

本申请的目的在于提供一种薄膜晶体管阵列基板及显示面板，该薄膜晶体管阵列基板的非导电遮光层能起到反射可见光作用的同时不会与薄膜晶体管阵列基板上的导电层产生寄生电容。

为实现上述目的，技术方案如下。

一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：

一基板；

于所述基板上形成的非导电遮光层，所述非导电遮光层包括至少两个高反射介质层，所述高反射介质层包括第一介质层和第二介质层且所述第一介质层设置于靠近所述基板的一侧，所述第一介质层对可见光的折射率大于所述第二介质层和所述基板对可见光的折射率，所述第一介质层和所述第二介质层的厚度均为30纳米-90纳米，或，所述第一介质层和所述第二介质层的厚度均为105 纳米-130纳米；

于所述非导电遮光层上方形成的有源层；

于所述有源层上方形成的导电层；

所述可见光的波长为420纳米-520纳米。

在上述薄膜晶体管阵列基板中，非导电遮光层为四个所述高反射介质层。

在上述薄膜晶体管阵列基板中，所述第一介质层为氮化硅层，所述第二介质层为氧化硅层。

在上述薄膜晶体管阵列基板中，所述第一介质层的厚度为60纳米-80纳米，所述第二介质层的厚度为60纳米-80纳米。

在上述薄膜晶体管阵列基板中，所述第一介质层的厚度为60纳米，所述第二介质层的厚度为70纳米。

在上述薄膜晶体管阵列基板中，所述第一介质层为二氧化钛层，所述第二介质层为氧化硅层。

在上述薄膜晶体管阵列基板中，所述第一介质层的厚度为30纳米-60纳米，所述第二介质层的厚度为80纳米-90纳米。

在上述薄膜晶体管阵列基板中，所述第一介质层的厚度为45纳米，所述第二介质层的厚度为90纳米。

在上述薄膜晶体管阵列基板中，所述第一介质层的厚度为105纳米-130纳米，所述第二介质层的厚度为105纳米-130纳米。

一种显示面板，所述显示面板包括上述薄膜晶体管阵列基板。