[发明专利]半导体互连结构及其制造方法在审
| 申请号： | 201910262859.2 | 申请日： | 2019-04-02 |
| 公开（公告）号： | CN111769072A | 公开（公告）日： | 2020-10-13 |
| 发明（设计）人： | 吴秉桓 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/48 |
| 代理公司： | 北京律智知识产权代理有限公司 11438 | 代理人： | 袁礼君;阚梓瑄 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 互连 结构 及其 制造 方法 | ||
1.一种半导体互连结构制造方法，其特征在于，包括：
提供第一半导体结构，所述第一半导体结构包括交替层叠的多个介质层和多层晶圆；
在所述第一半导体结构中制作垂直相连的第一孔和第二孔，所述第一孔的侧壁露出所述介质层，所述第二孔的侧壁露出所述晶圆，所述第一孔的孔径大于等于所述第二孔的孔径；
于所述第一孔和所述第二孔的侧壁沉积绝缘层，使所述绝缘层同时连接所述多个介质层和所述多层晶圆，所述绝缘层的材料与所述介质层的材料相同；
于所述绝缘层上进行导电材料填充制程以形成导电结构。
2.如权利要求1所述的半导体互连结构制造方法，其特征在于，所述绝缘层的沉积方式与所述介质层的沉积方式相同。
3.如权利要求1所述的半导体互连结构制造方法，其特征在于，所述在所述第一半导体结构中制作垂直相连的第一孔和第二孔包括：
刻蚀所述第一孔的第一偏压小于刻蚀所述第二孔的第二偏压。
4.如权利要求1所述的半导体互连结构制造方法，其特征在于，所述于所述第一孔和所述第二孔的侧壁均匀沉积绝缘层包括：
所述第一孔的绝缘层沉积速率低于所述第二孔的绝缘层沉积速率。
5.如权利要求1所述的半导体互连结构制造方法，其特征在于，所述于所述第一孔和所述第二孔的侧壁均匀沉积绝缘层包括：
所述第一孔的绝缘层沉积次数大于所述第二孔的绝缘层沉积次数。
6.一种半导体互连结构，其特征在于，包括：
第一半导体结构，包括交替层叠的多个介质层和多层晶圆；
第一导电结构，垂直设置于所述第一半导体结构中，包括：
第一孔，侧壁露出所述介质层；
第二孔，垂直连接于所述第一孔，侧壁露出所述晶圆，所述第一孔的孔径大于等于所述第二孔的孔径；
绝缘层，覆盖于所述第一孔的侧壁和所述第二孔的侧壁，同时连接所述介质层和所述晶圆，所述绝缘层的材料与所述介质层的材料相同；
扩散阻挡层，覆盖于所述绝缘层；
导电材料，填充于所述扩散阻挡层的环绕范围内；
第二导电结构，横向设置于所述介质层中，与所述第一导电结构的底部连接。
7.如权利要求6所述的半导体互连结构制造方法，其特征在于，所述绝缘层的沉积方式与所述介质层的沉积方式相同。
8.如权利要求6所述的半导体互连结构，其特征在于，刻蚀所述第一孔的第一偏压小于刻蚀所述第二孔的第二偏压。
9.如权利要求6所述的半导体互连结构，其特征在于，所述第一孔的绝缘层沉积速率低于所述第二孔的绝缘层沉积速率。
10.如权利要求6所述的半导体互连结构，其特征在于，所述第一孔的绝缘层沉积次数大于所述第二孔的绝缘层沉积次数。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910262859.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
