[发明专利]半导体互连结构及其制造方法

说明书

本公开提供一种半导体互连结构及其制造方法。半导体互连结构制造方法包括：提供第一半导体结构，所述第一半导体结构包括交替层叠的多个介质层和多层晶圆；在所述第一半导体结构中制作垂直相连的第一孔和第二孔，所述第一孔的侧壁露出所述介质层，所述第二孔的侧壁露出所述晶圆，所述第一孔的孔径大于等于所述第二孔的孔径；于所述第一孔和所述第二孔的侧壁沉积绝缘层，使所述绝缘层同时连接所述多个介质层和所述多层晶圆，所述绝缘层的材料与所述介质层的材料相同；于所述绝缘层上进行导电材料填充制程以形成导电结构。本公开提供的半导体互连结构制造方法可以增加半导体结构的强度。

技术领域

本公开涉及半导体制造技术领域，具体而言，涉及一种能够增强半导体结构强度的半导体互连结构及其制造方法。

背景技术

在芯片制造过程中，往往通过先在硅晶圆上制造硅通孔(TSV)，再制造凸点、压合晶圆的方式对晶圆进行堆叠以制造多个晶圆之间的电互连结构，通过这种方法制成的互连结构分为多个部分，各层之间通过凸点连接，一旦上下层硅通孔的定位有误差，则不但会造成互连结构的电阻增加、电特性减弱等缺陷，还会降低堆叠结构的强度，存在诸多隐患。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种半导体互连结构及其制造方法，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的半导体互连结构强度不足问题。

根据本公开的一个方面，提供一种半导体互连结构制造方法，包括：

提供第一半导体结构，所述第一半导体结构包括交替层叠的多个介质层和多层晶圆；

在所述第一半导体结构中制作垂直相连的第一孔和第二孔，所述第一孔的侧壁露出所述多个介质层，所述第二孔的侧壁露出所述多层晶圆，所述第一孔的孔径大于所述第二孔的孔径；

于所述第一孔和所述第二孔的侧壁均匀沉积绝缘层，使所述绝缘层同时连接所述多个介质层和所述多层晶圆，所述绝缘层的材料与所述介质层的材料相同；

于所述绝缘层上进行导电材料填充制程以形成导电结构。

在本公开的一种示例性实施例中，所述绝缘层的沉积方式与所述介质层的沉积方式相同。

在本公开的一种示例性实施例中，所述在所述第一半导体结构中制作垂直相连的第一孔和第二孔包括：

刻蚀所述第一孔的第一偏压小于刻蚀所述第二孔的第二偏压。

在本公开的一种示例性实施例中，所述于所述第一孔和所述第二孔的侧壁均匀沉积绝缘层包括：

所述第一孔的绝缘层沉积速率低于所述第二孔的绝缘层沉积速率。

在本公开的一种示例性实施例中，所述于所述第一孔和所述第二孔的侧壁均匀沉积绝缘层包括：

所述第一孔的绝缘层沉积次数大于所述第二孔的绝缘层沉积次数。

根据本公开的第二方面，提供一种半导体互连结构，包括：

第一半导体结构，包括交替层叠的多个介质层和多层晶圆；

第一导电结构，垂直设置于所述第一半导体结构中，包括：

第一孔，侧壁露出所述介质层；

第二孔，垂直连接于所述第一孔，侧壁露出所述晶圆，所述第一孔的孔径大于等于所述第二孔的孔径；

绝缘层，覆盖于所述第一孔的侧壁和所述第二孔的侧壁，同时连接所述介质层和多层晶圆，所述绝缘层的材料与所述介质层的材料相同；

扩散阻挡层，覆盖于所述绝缘层；