[发明专利]半导体互连结构及其制作方法

说明书

本公开提供一种半导体互连结构及其制作方法。半导体互连结构包括：第一半导体结构，上表面为第一介质层，第一介质层包括第一导电结构；第二半导体结构，键合于第一介质层，上表面为第二介质层；第二导电结构，位于第二介质层；第三导电结构，位于第二介质层的上表面；第四导电结构，下表面连接于第二导电结构，上表面连接于第三导电结构；第五导电结构，经过第一介质层和第二半导体结构，下表面连接于第一导电结构，上表面连接于第三导电结构；其中，第三导电结构、第四导电结构和第五导电结构通过同一次导电材料填充制程形成。本公开提供的半导体互连结构可以降低半导体互连结构的电阻、增强结构强度。

技术领域

本公开涉及半导体制造技术领域，具体而言，涉及一种通过一次导电材料填充制程制作的半导体互连结构及其制作方法。

背景技术

在半导体结构制作过程中，制作连接晶圆下方导电结构(例如焊盘、导线等)的互连结构的方式通常为首先对晶圆制作TSV(Through Silicon Via，硅垂直通孔)，然后制作介质层，最后在介质层中制作电连接于TSV的导线，形成连接晶圆下方导线结构的导线。

在这种方式中，由于TSV和导线先后制作，制程复杂，工艺精度要求较高；在制作连接TSV的导线时，容易在导线与TSV的交界面残留介质层，提高互连结构的电阻值。尤其是在制作多层堆叠结构时，往往需要制作多个TSV和多层导线，才能制作出连通下层导电结构的互连结构，每个TSV和导线的交界面都会存在残留介质层，造成电阻值增加的积累以及造成元件参数误差的增加，影响半导体元件的精度。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种通过一次导电材料填充制程制作的半导体互连结构及其制作方法，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的半导体互连结构制作过程复杂、TSV与导线之间残留介质层的问题。

根据本公开的第一方面，提供一种半导体互连结构制作方法，包括：

提供上表面为第一介质层的第一半导体结构，所述第一介质层包括第一导电结构；

于所述第一介质层上制作第二半导体结构，所述第二半导体结构的上表面包括第二介质层，所述第二介质层包括第二导电结构；

在所述第二介质层进行光刻制程，以制作底部露出所述第一导电结构的第一垂直通孔、底部露出所述第二导电结构的第二垂直通孔以及位于所述第二介质层中与所述第一垂直通孔、所述第二垂直通孔上表面相交的导线沟槽，其中所述第一垂直通孔且经过所述第一介质层和所述第二半导体结构；

一次性填充导电材料于所述第一垂直通孔、所述第二垂直通孔和所述导线沟槽，以形成连接所述第一导电结构和所述第二导电结构的互连结构，所述互连结构包括位于所述第二介质层的第三导电结构、连通所述第二导电结构和所述第三导电结构的第四导电结构和连通所述第一导电结构和所述第三导电结构的第五导电结构。

在本公开的一种示例性实施例中，所述在所述第二介质层进行光刻制程包括：

通过第一光刻制程在所述第二介质层上蚀刻所述导线沟槽；

通过第二光刻制程在所述导线沟槽的下表面蚀刻所述第一垂直通孔，使所述第一垂直通孔经过所述第二半导体结构和所述第一介质层，底部露出所述第一导电结构；

通过第三光刻制程在所述导线沟槽的下表面蚀刻所述第二垂直通孔，使所述第二垂直通孔的底部露出所述第二导电结构。

在本公开的一种示例性实施例中，所述在所述第二介质层进行光刻制程包括：

通过第一光刻制程在所述第二半导体结构和所述第一介质层中蚀刻所述第一垂直通孔，使所述垂直通孔的底部露出所述第一导电结构；