[发明专利]一种快速瞬态响应的数字LDO电路

说明书

本发明公开了一种快速瞬态响应的数字LDO电路，包括钟控比较器阵列、控制器、功率开关阵列、采样电阻网络和片内电容，控制器用于控制功率开关阵列中导通的功率开关数目，进而调整输出电压的大小，当负载跳变导致输出电压大幅波动时，控制器开启二分法调整将输出电压快速恢复至趋于电路的额定输出电压的稳定状态。本发明数字LDO电路在面对不同负载变化造成的输出电压跳变时，均具有较快的瞬态响应速度，且在瞬态响应中，经过近乎固定的快速的调整周期，使得输出电压恢复到额定值。相对于其他LDO电路，本发明数字LDO电路采用纯数字单元的电路结构，能够工作于亚1V的低电源电压环境中，具有静态功耗低、集成度高、瞬态响应快的优点。

技术领域

本发明涉及集成电路电源管理以及模拟和数模混合信号电路与系统(Analog andmixed-signal circuit and system,AMSCS)技术领域，具体是一种快速瞬态响应的数字LDO电路。

背景技术

近年来，手机、电子手环、平板电脑等一些电子设备做得越发轻薄，同时内部的片上系统(SoC)集成度越来越高，这就意味着这些设备运行所需的能耗大幅增加而电池容量没有随之提升。为了提高这些设备的续航能力以及提供一个良好的工作电压，就需要在电源和这些模块之间引入电源管理芯片，担负起对电能的变换、分配、检测以及稳压、降噪的职能，同时这些电源管理芯片需要满足自身的低功耗要求，使得设备能够更长时间的运行。

低压差线性稳压器(Low Dropout Regulator,LDO)由于其电路简单、噪声与功耗低等优点，在电源管理芯片中获得广泛的应用。传统的模拟LDO(ALDO)在片外需要一个μF量级的去耦电容，以获得良好的纹波抗扰度及优异的瞬态响应特性。而系统级封装技术发展对LDO的功耗及尺寸提出了很高的要求，为了减小芯片面积并且保持较好的稳定性，无片外电容的ALDO需要额外的复杂的补偿网络。同时随着CMOS工艺尺寸的不断缩减以及低功耗的要求不断提高，超大规模集成电路(Very Large Scale Integration Circuit,VLSI)甚至被要求工作在低电压(0.5V)状态下，而这个接近MOS管阈值电压水平的工作电压将导致ALDO难以设计。

为了解决低电压环境无法工作的问题，数字LDO(DLDO)被提出。图1展示了ALDO的简化结构示意图，主要包含误差放大器和功率管。图2展示了DLDO的结构示意图，与ALDO相比，DLDO用钟控比较器取代了ALDO中的误差放大器、用一组功率开关阵列取代了ALDO中单一的大功率管，并使用以一组双向移位寄存器为基础的控制器来改变功率开关阵列的导通数目使得输出电压保持稳定。全数字结构使得DLDO获得了更低的工作电压、更高的工艺可扩展性和更低的静态功耗。尽管如此，DLDO存在较差的瞬态响应，即当LDO的负载突然发生变化时，其输出电压将会产生跳变(跳变幅度随负载变化大小而变化)。ALDO能够通过误差放大器和功率管很快调整输出电压至额定水平，而DLDO只能通过采样时钟的采样结果来调整功率开关数目，其恢复速度受限于时钟频率和功率开关的单位时钟变化数目。由于最早的DLDO每个时钟周期只能调谐一个功率开关，导致其瞬态响应速度非常慢。提高采样时钟的频率，能够增加瞬态响应速度，但是会相应的增加LDO的动态功耗。而增大功率开关宽长比同样可以增加瞬态响应的速度，但会影响LDO最后稳定电压的精度。采用粗调加细调相结合的控制方式，通过前期单位时钟改变N倍的功率开关数目实现快速调整，后期单位时钟改变1倍的功率开关数目实现精度控制，是一种常见的DLDO控制方案。但这种方案具有一定的局限性，在应对不同负载变化时，存在瞬态响应速度优化不佳的可能。

发明内容

本发明提供一种新的更具有复用性的快速瞬态响应的DLDO电路，该数字LDO电路采用二分法调整作为控制器的核心控制方案，在瞬态响应中，经过近乎固定的快速的调整周期，使得输出电压恢复到额定值；该数字LDO电路采用纯数字单元的电路结构，能够工作于亚1V的低电源电压环境中，具有静态功耗低、集成度高、瞬态响应快的优点。