[发明专利]垂直纳米线晶体管及其形成方法

说明书

本申请公开了一种垂直纳米线晶体管的形成方法，包括：在衬底上沿垂直方向依次堆叠形成至少一个器件层，在形成每个器件层时，先形成具有通孔的第一隔离层，然后在通孔中形成第一源漏区，在第一源漏区上形成沟道区，以及在沟道区上形成第二源漏区，其中，环绕沟道区形成栅堆叠，环绕第二源漏区形成第二隔离层，如此，通过先隔离再形成沟道的方式，使得通过该方法形成的垂直纳米线晶体管具有优秀的器件隔离能力，降低了垂直纳米线晶体管的寄生效应和漏电程度，提高了垂直纳米线晶体管性能，并且，该方法能在垂直方向大规模集成，有利于减小版图面积，提高垂直纳米线晶体管的集成度。本申请还公开了对应的垂直纳米线晶体管。

技术领域

本申请涉及半导体技术领域，尤其涉及一种垂直纳米线晶体管及其形成方法。

背景技术

随着科学技术的发展，集成电路技术尺寸持续微缩，横向的鳍式场效应晶体管(Fin Field-Effect Transistor，Fin FET)和环栅纳米线晶体管(Gate-All-Around，GAA)的微缩在5纳米以下受到限制。但是，垂直纳米线器件可以继续延续摩尔定律，其器件尺寸可继续微缩，从而带来更高的集成度。然而，如何提高垂直纳米线器件的性能以及如何产业化，是仍需解决的问题。

发明内容

有鉴于此，本申请提供了一种垂直纳米线晶体管的形成方法，该方法通过先形成隔离层，再形成沟道的方式形成器件层，一方面具有较好的隔离效果，减轻了漏电、寄生效应对器件性能的影响，另一方面，能够在垂直方向上逐层堆叠器件层，有利于提高器件集成度。

本申请第一方面提供了一种垂直纳米线晶体管的形成方法，所述方法包括：

在衬底上沿垂直方向依次堆叠形成至少一个器件层；

每个所述器件层的形成方法包括：

形成具有通孔的第一隔离层；

在所述通孔中形成第一源漏区；

在所述第一源漏区上形成沟道区，在所述沟道区上形成第二源漏区；以及

环绕所述沟道区形成栅堆叠，环绕所述第二源漏区形成第二隔离层。

可选的，所述在所述第一源漏区上形成沟道区；在所述沟道区上形成第二源漏区包括：

外延生长沟道层；

在所述沟道层上形成外延源漏层；

在外延源漏层之上形成掩膜层，并以所述掩膜层为保护，刻蚀下方的沟道层和外延源漏层；

其中，刻蚀后的沟道层为沟道区，刻蚀后的外延源漏层为第二源漏区。

可选的，所述在外延源漏层之上形成掩膜层，并以所述掩膜层为保护，刻蚀下方的沟道层和外延源漏层包括：

生长第一覆盖层；

在所述通孔之上的第一覆盖层中形成开口；

在所述开口中形成掩膜层；

以所述掩膜层为隐蔽，刻蚀去除所述掩膜层之外的第一覆盖层以及外延源漏层、沟道层，以形成第二源漏区和沟道区。

可选的，形成所述开口所采用的掩膜版为形成所述通孔的掩膜版。

可选的，所述栅堆叠的形成方法包括：

生长栅堆叠，所述栅堆叠包括栅介质层和栅极；

去除所述掩膜层之上的栅堆叠；

以所述掩膜层为掩蔽，回刻所述栅堆叠直至所述栅堆叠高度与所述沟道区基本平齐；

去除所述掩膜层。

本申请第二方面形成了一种垂直纳米线晶体管，包括：