[发明专利]集成扇出型封装及其制造方法

说明书

一种集成扇出型封装包括包封体、管芯、多个导电结构以及重布线结构。所述管芯及所述导电结构被所述包封体包封。所述导电结构环绕所述管芯。所述重布线结构设置在所述包封体上。所述重布线结构包括多个布线图案、多个导通孔及多个对准标记。所述导通孔对布线图案进行内连。所述对准标记中的至少一者实体接触所述包封体。

技术领域

本发明实施例涉及一种集成扇出型封装及其制造方法。更具体来说，本发明实施例涉及一种具有对准标记的集成扇出型封装及其制造方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高源自于最小特征大小(minimum feature size)的重复减小，此使得更多较小的组件能够集成到给定区域中。这些较小的电子组件也需要与先前的封装相比利用较小面积的较小的封装。当前，集成扇出型封装因其紧凑性而正变得日渐流行。然而，与集成扇出型封装相关的技术依旧存在许多挑战。

发明内容

一种集成扇出型(integrated fan-out，InFO)封装包括包封体、管芯、多个导电结构及重布线结构。所述管芯及所述导电结构被所述包封体包封。所述导电结构环绕所述管芯。所述重布线结构设置在所述包封体上。所述重布线结构包括多个布线图案、多个导通孔及多个对准标记。所述导通孔对所述布线图案进行内连。所述对准标记中的至少一者实体接触(physical contact)所述包封体。

一种集成扇出型(integrated fan-out，InFO)封装包括包封体、管芯、多个导电结构以及重布线结构。所述管芯及所述导电结构被所述包封体包封。所述导电结构环绕所述管芯。所述重布线结构设置在所述包封体上。所述重布线结构包括第一介电层、第二介电层、第一对准标记及第二对准标记。所述第二介电层堆叠在所述第一介电层上。所述第一对准标记嵌置在所述第一介电层中，且所述第二对准标记嵌置在所述第二介电层中。所述第一对准标记包括第一晶种层及多个第一导电图案。所述第一导电图案堆叠在所述第一晶种层上。所述第二对准标记包括第二晶种层、第二导电图案及多个第三导电图案。所述第二导电图案夹置在所述第二晶种层与所述第三导电图案之间。

一种集成扇出型(integrated fan-out，InFO)封装的制造方法包括至少以下步骤。提供载板。在所述载板上形成管芯及多个导电结构。所述导电结构环绕所述管芯。使用包封体包封所述管芯及所述导电结构。在所述包封体上形成重布线结构。所述重布线结构包括实体接触所述包封体的第一对准标记。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1A至图1Y是根据本公开一些实施例的集成扇出型(integrated fan-out，InFO)封装的制造工艺的示意性剖视图。

图2A至图2C是图1H中的第一对准标记的各种配置的示意性俯视图。

图3A至图3B是根据本公开一些替代实施例的集成扇出型封装的制造工艺的中间阶段的示意性剖视图。

图4是叠层封装(package-on-package，PoP)结构的示意性剖视图。

图5是根据本公开一些替代实施例的集成扇出型封装的剖视图。

图6A至图6I是根据本公开一些替代实施例的集成扇出型封装的制造工艺的中间阶段的示意性剖视图。

附图标号说明

10、20、30：集成扇出型封装

20'：子封装

100、500、500'：重布线结构

102：重布线导电层