[发明专利]485接口芯片的防冲突收发切换电路装置

权利要求书

1.一种485接口芯片的防冲突收发切换电路装置，其特征在于，包括：

延时电路和逻辑控制电路，485接口芯片的接收输出脚通过延时电路与所述逻辑控制电路的第一输入端连接，所述485接口芯片的发送输入脚与所述逻辑控制电路的第二输入端连接，所述485接口芯片的发送使能脚和接收禁止脚与所述逻辑控制电路的输出端连接；

所述延时电路被配置为当所述接收输出脚的电平从第一状态变为第二状态时，启动延时，在延时时间内向所述逻辑控制电路的第一输入端输入低电平；

所述逻辑控制电路包括反相电路和或非电路，反相电路从所述第一输入端获得第一输入信号，输出反相信号，所述或非电路接收反相信号和所述逻辑控制电路的第二输入端输入的第二输入信号，从所述逻辑控制电路输出端输出一个控制信号，控制485接口芯片发送使能或接收使能。

2.根据权利要求1所述的防冲突收发切换电路装置，其特征在于，所述第一状态为低电平，所述第二状态为高电平，进一步的所述延时电路被配置为在进行所述延时时，当所述接收输出脚的电平从第二状态变化为第一状态时，立刻关闭延时，向所述逻辑控制电路的第一输入端输入低电平。

3.根据权利要求2所述的防冲突收发切换电路装置，其特征在于，所述延时电路为RC延时电路，包括电容和电阻，所述电阻的第一端连接电源，第二端连接所述电容的第一端和所述485接口芯片的接收输出脚，所述电容的第二端接地。

4.根据权利要求3所述的防冲突收发切换电路装置，其特征在于，所述延时电路包括二极管，二极管的阳极与所述电阻的第二端连接，二极管的阴极与所述485接口芯片的接收输出脚连接。

5.根据权利要求2或3或4所述的防冲突收发切换电路装置，其特征在于，所述延时电路的最大延时时间为T，所述485接口芯片通讯时具有通讯波特率，所述T大于等于11/通讯波特率。

6.根据权利要求1所述的防冲突收发切换电路装置，其特征在于，进一步的所述延时电路被配置为具有预设的延时时间，在所述预设的延时时间内锁定向所述逻辑控制电路的第一输入端输入低电平。

7.根据权利要求6所述的防冲突收发切换电路装置，其特征在于，所述第一状态为高电平，所述第二状态为低电平，所述485接口芯片通讯时具有通讯波特率，所述预设的延时时间大于等于12/通讯波特率。

8.根据权利要求6所述的防冲突收发切换电路装置，其特征在于，所述第一状态为低电平，所述第二状态为高电平,所述485接口芯片通讯时具有通讯波特率，所述预设的延时时间大于等于11/通讯波特率。

9.根据权利要求1所述的防冲突收发切换电路装置，其特征在于，所述逻辑控制电路包括逻辑控制芯片。