[发明专利]485接口芯片的防冲突收发切换电路装置

说明书

本发明涉及一种485接口芯片的防冲突收发切换电路装置，包括：延时电路和逻辑控制电路，485接口芯片的接收输出脚通过延时电路与所述逻辑控制电路的第一输入端连接，所述485接口芯片的发送输入脚与所述逻辑控制电路的第二输入端连接，所述485接口芯片的发送使能脚和接收禁止脚与所述逻辑控制电路的输出端连接；所述延时电路被配置为当所述接收输出脚的电平从第一状态变为第二状态时，启动延时，在延时时间内向所述逻辑控制电路的第一输入端输入低电平；所述逻辑控制电路包括反相电路和或非电路。本发明专利不依赖于常规的控制芯片的情况，实现收发数据的切换，并解决收发冲突，电路简单。

【技术领域】

本发明涉及通讯技术领域，更具体地说，涉及一种RS485通信的接口芯片的防冲突自动收发切换电路装置。

【背景技术】

RS-485总线是一种多节点、半双工、差分数据传输的通讯方式。RS-485总线上可以同时挂多台设备，每台设备具有RS485芯片，可进行数据的发送和接收，通过总线这些设备可实现相互通讯。而RS485的半双工通讯，在于数据的接收和发送不能同时进行，如果同时有两个或两个以上的设备同时占有总线进行数据发送，则会导致总线冲突，导致总线挂死。

为避免总线冲突的情况，有如下解决方案：

一种解决方案为，总线上定义仅一台主机设备和多台从机设备，主机设备能主动发送数据且能接收数据，从机设备默认处于接收状态，只有在接收到数据后才会向外发送数据，主机设备逐一轮询总线上的从机设备，从机设备按照轮询机制回应主机设备完成通讯，从而避免了RS485通讯网络中的总线冲突。但这种方式的缺陷很明显，总线上只有一台主动发送的主机设备，从机没有主动发送的权限，即使从机有紧急情况需上报主机，也必须等待主机按时轮询到才能上报，信息传递不及时。

有对第一种解决方案进行改进的第二种解决方案，总线上挂有多台能主动发送的主机设备，RS485芯片具有发送使能脚DE和/RE接收禁止脚，一个控制芯片的I/O口连接DE和/RE来控制RS485芯片的收发切换，且通过控制芯片可以对多台主机进行分时复用策略解决总线冲突，或者可以不断检测总线占用情况，判断为空闲时启动该设备的发送功能，从而解决总线冲突，或者其他手段，如竞争式策略，从而避免了多台设备的总线冲突。

第二种解决方案，需基于控制芯片来解决冲突。但在小型化设备中，由于空间成本等原因出现软硬件资源紧张，如无控制芯片或有控制芯片但I/O口不足够的情况，无法实现收发切换和避免总线冲突。

【发明内容】

针对上述技术问题，本发明提供一种485接口芯片的防冲突收发切换电路装置，包括：延时电路和逻辑控制电路，485接口芯片的接收输出脚通过延时电路与所述逻辑控制电路的第一输入端连接，所述485接口芯片的发送输入脚与所述逻辑控制电路的第二输入端连接，所述485接口芯片的发送使能脚和接收禁止脚与所述逻辑控制电路的输出端连接；所述延时电路被配置为当所述接收输出脚的电平从第一状态变为第二状态时，启动延时，在延时时间内向所述逻辑控制电路的第一输入端输入低电平；所述逻辑控制电路包括反相电路和或非电路，反相电路从所述第一输入端获得第一输入信号，输出反相信号，所述或非电路接收反相信号和所述逻辑控制电路的第二输入端输入的第二输入信号，从所述逻辑控制电路输出端输出一个控制信号，控制485接口芯片发送使能或接收使能。

进一步地，所述第一状态为低电平，所述第二状态为高电平，进一步的所述延时电路被配置为在进行所述延时时，当所述接收输出脚的电平从第二状态变化为第一状态时，立刻关闭延时，向所述逻辑控制电路的第一输入端输入低电平。

进一步地，所述延时电路为RC延时电路，包括电容和电阻，所述电阻的第一端连接电源，第二端连接所述电容的第一端和所述485接口芯片的接收输出脚，所述电容的第二端接地。

进一步地，所述延时电路包括二极管，二极管的阳极与所述电阻的第二端连接，二极管的阴极与所述485接口芯片的接收输出脚连接。