[发明专利]存储器及其操作方法

权利要求书

1.一种存储器，其特征在于：包括多个存储单元，各所述存储单元包括三个栅极结构和两个源漏区，所述栅极结构分别为第一栅极结构、第二栅极结构、第三栅极结构，所述源漏区分别为第一源漏区和第二源漏区；

所述第一栅极结构由形成于半导体衬底表面的第一栅介质层、浮栅、第二栅介质层和多晶硅控制栅叠加而成；

所述第二栅极结构由形成于半导体衬底表面的第三栅介质层和多晶硅栅组成；

所述第三栅极结构由形成于半导体衬底表面的第一栅介质层、浮栅、第二栅介质层和多晶硅控制栅叠加而成；

由位于所述第一源漏区和所述第二源漏区之间的所述半导体衬底组成沟道区；

所述第一栅极结构、所述第二栅极结构和所述第三栅极结构排列在所述第一源漏区和所述第二源漏区之间的所述沟道区表面上，由所述第一栅极结构、所述第二栅极结构和所述第三栅极结构共同控制所述沟道区表面的沟道的形成；

所述第一栅极结构的多晶硅控制栅作为所述存储单元的第一控制栅；所述第二栅极结构的多晶硅栅作为所述存储单元的选择栅；所述第三栅极结构的多晶硅控制栅作为所述存储单元的第二控制栅；

所述存储单元包括两个存储位，所述第一栅极结构的浮栅为第一存储位，所述第三栅极结构的浮栅为第二存储位；

各所述存储单元进行行列排列组成阵列结构，所述阵列结构为：

同一行中包括两根控制线和一根字线，各所述存储单元的第一控制栅都连接到对应的第一控制线，选择栅都连接到对应的所述字线，第二控制栅都连接到对应的第二控制线；

同一列中的各所述存储单元串联在一起且串联结构为：除第一行和行数值最大的最后一行外，各行所述存储单元的第一源漏区连接前一个相邻的行的所述存储单元的第二源漏区，各行所述存储单元的第二源漏区连接后一个相邻的行的所述存储单元的第一源漏区；

同一列的所述存储单元和两根位线连接，奇数行的各所述存储单元的第一源漏区和偶数行的各所述存储单元的第二源漏区都连接到第一位线，奇数行的各所述存储单元的第二源漏区和偶数行的各所述存储单元的第一源漏区都连接到第二位线；

所述存储器的操作包括推理操作，所述推理操作的输入信号采用各行的所述字线的输入电流，所述存储器的推理操作的输出信号采用各列对应的位线的输出电压。

2.如权利要求1所述的存储器，其特征在于：在所述存储器的推理操作中，同一列的第一种工作状态为：

和所述第一位线相连的源漏区对应的存储位为被选择存储位，和所述第二位线相连的源漏区对应的存储位为未被选择存储位，各所述被选择存储位对应的所述控制线接0V电压，各所述未被选择存储位对应的所述控制线接第一正电压，所述第一正电压的大小满足使所述未被选择存储位底部的所述沟道区表面反型形成沟道，所述第一位线接0V电压，各所述字线都接所述输入电流作为所述输入信号，从所述第二位线形成所述输出信号。

3.如权利要求2所述的存储器，其特征在于：在所述存储器的推理操作中，同一列的第二种工作状态为：

和所述第二位线相连的源漏区对应的存储位为被选择存储位，和所述第一位线相连的源漏区对应的存储位为未被选择存储位，各所述被选择存储位对应的所述控制线接0V电压，各所述未被选择存储位对应的所述控制线接第一正电压，所述第一正电压的大小满足使所述未被选择存储位底部的所述沟道区表面反型形成沟道，所述第二位线接0V电压，各所述字线都接所述输入电流作为所述输入信号，从所述第一位线形成所述输出信号。

4.如权利要求3所述的存储器，其特征在于：所述存储器的操作还包括学习操作，所述学习操作包括增重操作，所述增重操作中，同一列的工作状态为：

各所述字线都接第二正电压；

各所述控制线都接第一负电压；所述第二正电压大于所述第一正电压，所述第二正电压和所述第一负电压的差的大小满足实现对各所述存储位的擦除；

各所述位线都接0V电压。