[发明专利]基于RISC-V架构总线访问错误的改进系统及方法

权利要求书

1.一种基于RISC-V架构总线访问错误的改进方法，其特征在于，包括以下步骤：

S1：为总线访问错误分配中断编号，将总线访问错误视为一个中断源；

S2:将所有异常类型进行优先级排序，选择出优先级最高的异常类型进行输出；

S3:将总线访问错误和其他中断源进行统一管理，分析总线访问错误和其他中断源的优先级，选择出优先级最高的中断源进行输出；

S4：根据当前的处理模式、不可屏蔽中断、优先级最高的中断源和优先级最高的异常类型的信息，输出跳转控制信号，若出现优先级最高的中断源时，处理器正在进行不可屏蔽中断，则转至步骤S5；若优先级最高的中断源时，如果处理器正在进行异常处理，则转至步骤S6；若处理器正在处理优先级最高的中断源，则转至步骤S7；

S5：将优先级最高的中断源悬挂起来，处理器内核根据接收到的不可屏蔽中断信号，进入对应的非屏蔽中断服务程序中进行处理；

S6：将优先级最高的中断源悬挂起来，处理器内核根据接收到的最高的异常类型，进入对应的异常服务程序中进行处理；

S7：处理器内核根据接收到的优先级最高的中断源进入对应的中断服务程序中进行处理，并使用软件向系统发起中断响应读操作。

2.应用权利要求1所述的一种基于RISC-V架构总线访问错误的改进方法的系统，其特征在于，包括：异常优先级控制模块、中断控制模块和跳转控制模块，所述系统为总线访问错误分配中断编号，将总线访问错误作为中断源处理，其中：

所述异常优先级控制模块，用于将所有异常类型进行优先级排序，选择出当前优先级最高的异常类型并输出给跳转控制模块；

所述中断控制模块，用于对总线访问错误和其他中断源进行统一管理，选择出当前优先级最高的中断源并输出给跳转控制模块；

所述跳转控制模块，用于分析处理所述异常优选级控制模块输入的异常类型、所述中断控制模块输入的中断源和不可屏蔽中断，将分析处理后的信号输出给处理器内核。

3.根据权利要求2所述的系统，其特征在于，所述中断控制模块包括中断使能寄存器、中断等待寄存器和中断优先级寄存器,其中：

所述中断优先级寄存器，用于控制各个中断源的优先级，不同优先级的中断源同时发起请求，优先级最高的中断源会优先得到响应；

所述中断等待寄存器，用于存储表示中断等待状态的数值；

所述中断使能寄存器，用于存储表示对应中断源的屏蔽状态数值。

4.根据权利要求3所述的系统，其特征在于，所述中断使能寄存器和所述中断等待寄存器均为1位。

5.根据权利要求3所述的系统，其特征在于，所述中断优先级寄存器的有效位数根据实际情况进行配置。

6.根据权利要求4所述的系统，其特征在于，所述中断等待寄存器中置0或1，其中0表示中断未等待，1表示中断等待；所述中断使能寄存器中置0或1，其中0表示不屏蔽，1表示屏蔽。