[发明专利]自动测试设备ATE中异步测试周期的自适应计算方法

说明书

本发明公开了一种自动测试设备ATE中异步测试周期的自适应计算方法，其步骤包括：1.由仿真电路自适应计算ATE所需设置异步测试周期的总流程；2.利用历史数据建立数据库与待测试的电路模型对比的结果，优化测试周期计算的时间；3.根据可选测试周期的个数，自主选择贪心算法或Kth‑Root算法高效计算测试周期；4.利用反馈机制自适应调节模型比较阈值A。本发明能在计算最佳ATE所需设置的异步测试周期的准确度和计算时间之间取到良好的折衷方案，从而能减少ATE的测试时间，降低集成电路的测试成本。

技术领域

本发明属于集成电路测试领域，具体的说是一种自动测试设备ATE中异步测试周期的自适应计算方法。

背景技术

随着超大规模集成电路尺寸的缩小和集成度的提高,芯片中常常包含超过十亿级的逻辑门电路，常用的微处理器，数字信号处理器和存储器的定制片上系统(SoC)设计在测试期间需要大量时钟周期。这直接延长了集成电路的测试时间，增加了芯片的测试成本。测试成本是决定制造成本的重要因素。这使低成本芯片的生产面临的巨大的挑战。为了有效解决测试时间过长的问题，异步周期测试的方案应运而生。异步周期测试作为一种新兴的集成电路的测试策略，能够在保障测试质量的同时，减少测试时间，降低测试成本。

传统的减少测试时间技术，往往需要增加电路的硬件开销，例如设计一套内建自测试电路BIST与自动测试设备ATE相结合，将一些容易检测的故障用内建自测试电路(BIST)进行测试，只在自动测试设备ATE上测试比较难测试的测试项，从而减少集成电路在自动测试设备ATE上的测试时间。但是该方案会不仅引入多余的硬件电路开销，增加电路设计的难度和成本，而且因为内建自测试电路(BIST)的有效性不足，可能还会导致故障覆盖率不足。另一种方案是利用重复使用扫描链技术，根据重复的测试模式来消除不需要的扫描链操作，但是该方案的缺陷在于测试时间的缩短取决于这些模式的重复次数的多少。扫描链分区技术也可以缩短测试时间，但会增加扫描输入引脚的数量。测试时间减少效果依赖电路结构，方案通用性较差。后又有一种方案利用扫描电路的自适应电压调节器，以在测试期间改变电压，从而降低测试功耗。当电压降低时，可以增加测试频率，较少测试时间。但是在没有选通逻辑的情况下，会在组合电路中产生错误的切换，导致扫描移位期间隔离组合部分。测试效果会受到减弱。对于测试设置的周期，目前常采用同步测试策略。取集合{T_i,w|i＝1,2,…,N}中的最大值作为测试周期，虽然没有额外的硬件开销也对于各种集成电路也具有通用性，但是忽略了测试项的之间的差异，增加了测试时间和成本。

在异步周期测试的发展过程中，如何在电路和自动测试设备ATE的限制条件下，设置最佳异步测试周期一直是一个亟待解决的问题。有研究者提出利用全局搜索算法计算最优解，但是对于超大规模集成电路，测试周期个数本就众多，其之间的组合方式结果将远远超出计算机的运算能力，该方案将无法实现。另一种方案是贪心算法去寻找最优解，利用贪心算法只能计算局部最优解的特性，为了减少计算量放弃全局最优解，但是当测试周期的总数M过大时，该方案需要将集合{T_i,w|i＝1,2,…,N}计算M遍，计算所用的时间依然过大。另一种方案是利用Kth-Root算法，利用指数快速衰减特点的快速计算最优解，但是由于算法的递减速度过快，当测试周期的总数M比较小时，得到的解精度很低，并不能有效的减少测试时间。

发明内容

本发明是为了解决上述现有技术存在的不足之处，提出一种自动测试设备ATE中异步测试周期的自适应计算方法，以期能极大程度的减少集成电路的测试时间，并不改变测试向量内容，保证测试质量，也没有额外的硬件开销，从而能提高集成电路的测试效率，降低其制造成本。

本发明为解决技术问题采用如下技术方案：

本发明一种自动测试设备ATE中异步测试周期的自适应计算方法的特点是按如下步骤进行：

步骤1、定义变量为w，并初始化w＝1；