[发明专利]用于钨的化学机械抛光方法

说明书

公开一种用于化学机械抛光含钨衬底的方法，以降低腐蚀速率并抑制钨的凹陷和下层电介质的侵蚀。所述方法包括提供衬底；提供含有以下作为初始组分的抛光组合物：水；氧化剂；非离子聚丙烯酰胺；二羧酸；铁离子源；具有负ζ电位的胶态二氧化硅研磨剂；和任选地pH调节剂；提供具有抛光表面的化学机械抛光垫；在所述抛光垫与所述衬底之间的界面处产生动态接触；和将所述抛光组合物分配到所述抛光垫与所述衬底之间的所述界面处或附近的所述抛光表面上；其中一些所述钨被抛光离开所述衬底、降低腐蚀速率、抑制所述钨的凹陷以及所述钨下层电介质的侵蚀。

发明领域

本发明涉及化学机械抛光钨以抑制钨的凹陷以及抑制下层电介质的侵蚀并且还降低钨的腐蚀速率的领域。更具体来说，本发明涉及化学机械抛光钨以抑制钨的凹陷以及抑制下层电介质的侵蚀并且还降低钨的腐蚀速率的方法，其通过以下来进行：提供含有钨的衬底；提供含有以下作为初始组分的抛光组合物：水；氧化剂；非离子聚丙烯酰胺；二羧酸；铁离子源；带负电荷的胶态二氧化硅研磨剂；以及任选地pH调节剂；提供具有抛光表面的化学机械抛光垫；在抛光垫与衬底之间的界面处产生动态接触；以及将抛光组合物分配到抛光垫与衬底之间的界面处或附近的抛光表面上，其中将一些钨抛光远离衬底。

背景技术

在集成电路和其他电子装置的制造中，多层导电、半导电和电介质材料沉积在半导体晶片的表面上或从其去除。导电、半导电和电介质材料薄层可以通过多种沉积技术沉积。现代工艺中的常见沉积技术包括物理气相沉积(PVD)，也称为溅射；化学气相沉积(CVD)；等离子体增强化学气相沉积(PECVD)和电化学电镀(ECP)。

随着材料层依序沉积和去除，晶片的最上表面变为非平面的。因为随后的半导体工艺(例如，金属化)需要晶片具有平坦表面，所以晶片需要被平面化。平面化可用于去除不希望的表面形貌和表面缺陷，例如粗糙表面、聚结材料、晶格损伤、划痕和污染的层或材料。

化学机械平面化或化学机械抛光(CMP)是用于平面化衬底(例如半导体晶片)的常用技术。在常规CMP中，晶片被安装在载体组件上并且定位成与CMP设备中的抛光垫接触。载体组件向晶片提供可控压力，将其压向抛光垫。通过外部驱动力使垫相对于晶片移动(例如，旋转)。与此同时，在晶片和抛光垫之间提供抛光组合物(“浆料”)或其他抛光溶液。因此，通过对垫表面和浆料进行化学和机械作用来对晶片表面抛光并且使其成平面。但是，CMP中涉及很多复杂性。每种类型的材料都需要独特的抛光组合物、设计合适的抛光垫、抛光和CMP后清洁两者的优化工艺设置、以及其他因素，这些因素必须针对抛光特定材料的应用而单独定制。

在集成电路设计中形成钨互连和接触插头时，化学机械抛光已成为抛光钨的优选方法。钨常常用在接触/通孔插头的集成电路设计中。通常，通过衬底上的电介质层形成接触或通孔以暴露下层组件的区域，例如第一级金属化或互连。钨是一种硬金属，且钨CMP以相对侵蚀性的设置运行，这对钨CMP提出了独特的挑战。遗憾的是，许多用于抛光钨的CMP浆料因其侵蚀性而导致过度抛光和凹陷问题，导致不均匀或非平面表面。术语“凹陷”是指在CMP期间从半导体上的金属互连前驱物和其他特征过度(不希望的)去除金属例如钨，由此在钨中导致不希望的空腔。凹陷是不期望的，因为除了造成非平面表面之外，其还不利地影响半导体的电性能。凹陷的严重程度可以变化，但其通常严重到足以引起下层电介质材料如二氧化硅(TEOS)的侵蚀。侵蚀是不期望的，因为电介质层理想地应该是无瑕疵的并且没有空腔以耐受半导体的最佳电性能。

可能由这种凹陷和侵蚀导致的形貌缺陷可能进一步导致从衬底表面不均匀地去除另外材料，例如设置在导电材料或电介质材料下方的阻挡层材料，并且产生具有低于期望质量的衬底表面，这会对半导体集成电路的性能产生负面影响。另外，随着半导体表面上的特征变得越来越小型化，成功抛光半导体表面变得越来越困难。

与抛光钨相关的另一个问题是腐蚀。钨的腐蚀是CMP的常见副作用。在CMP工艺期间，保留在衬底表面上的钨抛光浆料超出CMP的作用继续腐蚀钨和衬底。有时腐蚀是期望的；然而，在大多数半导体工艺中，腐蚀会被降低或抑制。