[发明专利]三维半导体存储器件

说明书

一种三维半导体存储器件，可以包括：衬底，所述衬底包括单元阵列区域和连接区域；电极结构，所述电极结构包括依次堆叠在所述衬底的表面上并从所述单元阵列区域延伸到所述连接区域的多个栅电极；第一源极导电图案，所述第一源极导电图案在所述单元阵列区域上位于所述电极结构与所述衬底之间；以及单元垂直半导体图案和第一虚设垂直半导体图案，所述单元垂直半导体图案和所述第一虚设垂直半导体图案穿透所述电极结构和所述第一源极导电图案，并延伸到所述衬底中。所述单元垂直半导体图案可以接触所述第一源极导电图案。所述第一虚设垂直半导体图案可以与所述第一源极导电图案电绝缘。

相关申请的交叉引用

本申请要求2018年4月23日在韩国知识产权局提交的韩国专利申请No.10-2018-0046731的优先权，该申请的全部内容通过引用全部并入本文。

技术领域

本发明构思的实施例涉及三维半导体存储器件，更具体地，涉及具有增强的可靠性和集成度的三维半导体存储器件。

背景技术

半导体器件可以高度集成以满足高性能和低制造成本。由于半导体器件的集成可能是决定产品价格的重要因素，因此可能越来越多地需要高度集成。典型的二维或平面半导体存储器件的集成可以主要由单位存储单元所占据的面积决定，使得其可能会极大地受到形成精细图案的技术水平的影响。然而，提高图案精细度所需的极其昂贵的处理设备可能会对提高二维或平面半导体存储器件的集成形成实际限制。因此，已经提出了具有三维布置的存储单元的三维半导体存储器件。

发明内容

本发明构思的一些实施例提供了具有增强的可靠性和集成度的三维半导体存储器件。

根据本发明构思的一些实施例，三维半导体存储器件可以包括：衬底，所述衬底包括单元阵列区域和连接区域；电极结构，所述电极结构包括依次堆叠在所述衬底的表面上并沿第一方向从所述单元阵列区域延伸到所述连接区域的多个栅电极，所述第一方向平行于所述衬底的顶表面；第一源极导电图案，所述第一源极导电图案在所述单元阵列区域上位于所述电极结构与所述衬底之间；以及位于所述单元阵列区域上的单元垂直半导体图案和第一虚设垂直半导体图案，所述单元垂直半导体图案和所述第一虚设垂直半导体图案穿透所述电极结构和所述第一源极导电图案，并延伸到所述衬底中。所述单元垂直半导体图案可以接触所述第一源极导电图案。所述第一虚设垂直半导体图案可以与所述第一源极导电图案电绝缘。

根据本发明构思的一些实施例，三维半导体存储器件可以包括：电极结构，所述电极结构包括依次堆叠在衬底上的多个栅电极；源极结构，所述源极结构位于所述电极结构与所述衬底之间；位线，所述位线位于所述电极结构上；以及虚设垂直半导体图案，所述虚设垂直半导体图案穿透所述电极结构和所述源极结构并延伸到所述衬底中。所述虚设垂直半导体图案与所述位线电绝缘并且与所述源极结构电绝缘。

根据本发明构思的一些实施例，三维半导体存储器件可以包括：电极结构，所述电极结构包括依次堆叠在衬底上的多个栅电极；单元垂直半导体图案，所述单元垂直半导体图案位于所述衬底上；源极结构，所述源极结构位于所述电极结构与所述衬底之间；以及源极接触插塞，所述源极接触插塞穿透所述电极结构并电连接到所述源极结构。所述单元垂直半导体图案可以穿透所述电极结构并穿透所述源极导电图案。所述源极接触插塞的底表面可以具有不平坦的结构。

附图说明

图1是示出根据本发明构思的一些实施例的三维半导体存储器件的简化配置的示意图。

图2是示出根据本发明构思的一些实施例的三维半导体存储器件的单元阵列的电路图。

图3是示出根据本发明构思的一些实施例的三维半导体存储器件的俯视图。

图4是根据本发明构思的一些实施例的沿着图3的线A-A’和B-B’截取的横截面视图。

图5是示出根据本发明构思的一些实施例的三维半导体存储器件的详细俯视图。