[发明专利]通过备份压焊点方便芯片引脚打线的方法和装置以及设备在审
申请号: | 201910317117.5 | 申请日: | 2019-04-19 |
公开(公告)号: | CN110335827A | 公开(公告)日: | 2019-10-15 |
发明(设计)人: | 李虎;李国强 | 申请(专利权)人: | 深圳市德名利电子有限公司 |
主分类号: | H01L21/60 | 分类号: | H01L21/60 |
代理公司: | 深圳市道勤知酷知识产权代理事务所(普通合伙) 44439 | 代理人: | 何兵;饶盛添 |
地址: | 518000 广东省深圳市龙华区民治街*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 压焊点 备份 打线 芯片引脚 方法和装置 顶层 连接方式 电路图 金属层 时线 芯片 | ||
1.一种通过备份压焊点方便芯片引脚打线的方法,其特征在于,包括:
在芯片的版图顶层或除顶层外的金属层的区域,放置备份的压焊点;其中,所述版图包括电路图;
根据所述放置的备份的压焊点,用连接方式跟原压焊点连接;
在芯片引脚打线时,从所述原压焊点和所述放置的备份的压焊点中选择其中的一个压焊点打线。
2.如权利要求1所述的通过备份压焊点方便芯片引脚打线的方法,其特征在于,所述在芯片的版图顶层或除顶层外的金属层的区域,放置备份的压焊点,包括:
在芯片的版图顶层或除顶层外的未被占用的金属层的区域,放置备份的压焊点。
3.如权利要求1所述的通过备份压焊点方便芯片引脚打线的方法,其特征在于,所述在芯片的版图顶层或除顶层外的金属层的区域,放置备份的压焊点,包括:
在芯片的版图布局布线时,在芯片的版图顶层或除顶层外的金属层的区域,放置备份的压焊点。
4.如权利要求1所述的通过备份压焊点方便芯片引脚打线的方法,其特征在于,同一个压焊点放置至少一个备份压焊点。
5.一种通过备份压焊点方便芯片引脚打线的装置,其特征在于,包括:
放置器、连接器和打线器;
所述放置器,用于在芯片的版图顶层或除顶层外的金属层的区域,放置备份的压焊点;其中,所述版图包括电路图;
所述连接器,用于根据所述放置的备份的压焊点,用连接方式跟原压焊点连接;
所述打线器,用于在芯片引脚打线时,从所述原压焊点和所述放置的备份的压焊点中选择其中的一个压焊点打线。
6.如权利要求5所述的通过备份压焊点方便芯片引脚打线的装置,其特征在于,所述放置器,具体用于:
在芯片的版图顶层或除顶层外的未被占用的金属层的区域,放置备份的压焊点。
7.如权利要求5所述的通过备份压焊点方便芯片引脚打线的装置,其特征在于,所述放置器,具体用于:
在芯片的版图布局布线时,在芯片的版图顶层或除顶层外的金属层的区域,放置备份的压焊点。
8.如权利要求5所述的通过备份压焊点方便芯片引脚打线的装置,其特征在于,同一个压焊点放置至少一个备份压焊点。
9.一种通过备份压焊点方便芯片引脚打线的设备,其特征在于,包括:
至少一个处理器;以及,
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如权利要求1至4中任一项所述的通过备份压焊点方便芯片引脚打线的方法。
10.一种计算机可读存储介质,存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的通过备份压焊点方便芯片引脚打线的方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市德名利电子有限公司,未经深圳市德名利电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910317117.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造