[发明专利]神经网络电路

权利要求书

1.一种神经网络电路，包括：

存储部(4)，其包括以晶格形状连接的忆阻器，所述忆阻器中的每个忆阻器是可变电阻元件；

多个D/A转换器(2)，其被配置为接收数据以将信号电压和参考电压施加到所述存储部的多个电压输入端子；

多个驱动放大器(3)，其被连接在所述多个D/A转换器与所述多个电压输入端子之间；

多个I/V转换放大器(7)，其

与所述存储部的电流输出端子相连接，并且

被配置为将在所述电流输出端子中流动的电流转换为电压以输出所述电压作为信号电压；

多个A/D转换器(8)，其被配置为对由所述多个I/V转换放大器转换的所述信号电压进行A/D转换；以及

多个偏移校正器(30、40)，其

被布置在所述多个A/D转换器的输出侧中，并且

被配置为校正在所述I/V转换放大器中生成的偏移电压，

其中：

所述电压输入端子中的一个电压输入端子是用于施加偏置电压的偏置端子；

所述驱动放大器中与所述偏置端子相连接的至少一个驱动放大器是偏置施加放大器(3(B))，所述偏置施加放大器被配置为根据从对应的D/A转换器接收到的电压来施加所述参考电压以及具有相反极性的所述偏置电压；

所述偏移校正器包括：

第一锁存电路(16(1))，其被配置为接收所述A/D转换器的输出数据，

第二锁存电路(16(2))，其被配置为接收所述A/D转换器的所述输出数据，

减法器(18)，其被配置为从所述第二锁存电路的锁存数据中减去所述第一锁存电路的锁存数据，以及

控制器(11、31)，其被配置为控制所述D/A转换器、所述第一锁存电路和所述第二锁存电路；

在执行偏置设置操作时，所述控制器被配置为：控制所述偏置施加放大器以输出具有所述相反极性的所述偏置电压，控制所述D/A转换器中的每个D/A转换器以使所述驱动放大器而非所述偏置施加放大器输出所述参考电压，并且还使所述第一锁存电路锁存所述A/D转换器的所述输出数据；

在执行正常操作时，所述控制器被配置为：控制所述偏置施加放大器以输出所述参考电压，控制所述D/A转换器中的每个D/A转换器以使所述驱动放大器而非所述偏置施加放大器输出所述信号电压，并且还使所述第二锁存电路锁存所述A/D转换器的所述输出数据；并且

所述控制器被配置为输出所述减法器的相减结果作为信号数据。

2.根据权利要求1所述的神经网络电路，其中：

所述控制器被配置为间歇地执行所述偏置设置操作。

3.根据权利要求2所述的神经网络电路，其中：

所述控制器包括时钟计数器(22)，所述时钟计数器被配置为对时钟信号进行计数；并且

所述控制器被配置为每当所述时钟计数器的计数值达到预定值时执行所述偏置设置操作。

4.根据权利要求3所述的神经网络电路，其中：

当所述计数值达到所述预定值时，所述时钟计数器在一个时钟时段内将输出信号改变为有效电平；

所述控制器被配置为基于所述时钟计数器的所述输出信号来控制与所述偏置施加放大器相对应的所述D/A转换器；并且

所述控制器被配置为控制所述第一锁存电路的锁存计时和所述第二锁存电路的锁存计时，同时通过使所述输出信号反相来控制与所述驱动放大器相对应的所述D/A转换器。

5.根据权利要求4所述的神经网络电路，还包括：

缓冲电路(12)，其包括被配置为控制输入数据值的控制端子，

其中：

所述缓冲电路被配置为根据被提供给所述控制端子的二进制电平的变化来输入数据以使对应的放大器输出所述参考电压。

6.根据权利要求2所述的神经网络电路，其中：

所述控制器包括温度传感器(33)；并且

所述控制器被配置为当由所述温度传感器检测到的温度的变化水平超过预定水平时执行所述偏置设置操作。