[发明专利]神经网络电路

说明书

一种神经网络电路包括：存储部(4)，其包括忆阻器；D/A转换器(2)；驱动放大器(3)；I/V转换放大器(7)；A/D转换器(8)；和偏移校正器(30、40)。偏移校正器包括第一锁存电路(16(1))、第二锁存电路(16(2))、将锁存数据相减的减法器以及控制器。在执行偏置设置操作时，控制器控制偏置施加放大器(3(B))以输出偏置电压，控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出参考电压，并且还使第一锁存电路锁存输出数据。在执行正常操作时，控制器控制偏置施加放大器以输出参考电压，控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出信号电压，并且还使第二锁存电路锁存输出数据。

技术领域

本公开涉及一种包括存储部的神经网络电路，所述存储部包括以晶格形状连接的、作为存储元件的忆阻器。

背景技术

神经网络电路包括具有作为突触的两个端子的元件，所述元件是非易失性的并且能够改变电导值，并且被称为忆阻器。已经提出了针对忆阻器的配置的研究。在神经网络电路中，忆阻器是以晶格形状来布置的，电压被施加到忆阻器上，并且生成电流，例如，如在非专利文献1的图2或者图14中所示的。通过I/V转换放大器将复合电流转换为电压。在通过激活函数对电压的波形进行成形之后，所述电压被输出为电压值。忆阻器作为突触来操作，并且I/V转换放大器作为神经元来操作。由此，神经网络电路被配置。I/V转换放大器通过模拟计算对忆阻器的电导值和所施加的电压执行积-和(product-sum)计算。

在实际电路中，当在图14中所示的输入Vi1至Vi3中的每个具有-1至+1的值时，Vi4＝-1被恒定地施加，作为针对阈值的偏置(bias)。

图26示出了十层CNN(卷积神经网络)的范例。图26示出了当由CNN执行图像识别时在第一层中的每个输入端子的输入电流比的计算范例。输入由被施加-Vb至+Vb的28个端子Vi1至Vi28来提供，并且输出由96个端子Vo1至Vo96来提供。在满足Vi28＝-Vb并且恒定地施加Vi28的状态下计算输入偏置。

由于输入数据具有稀疏性，因此偏置电流比实际输入电流中的每个实际输入电流大一个数位(digit)或多个数位。在图16的范例中，偏置电流表示小于输入电流的总和的40％的比率。

作为神经网络的另一种配置，忆阻器以晶格形状来布置，由D/A转换器施加模拟电压，并且生成电流，例如，如在非专利文献2的图2中所示的。复合电流由跨阻放大器转换为电压，并且由A/D转换器转换为数字数据。在通过激活函数的计算之后，执行诸如池化的信号处理。输出数据在信号处理层被传输到D/A转换器，并且所述信号处理是在多个层中执行的。积-和计算是在由忆阻器配置的交叉开关(crossbar)中执行。

此外，本公开的发明人发现了以下内容。

图26示出了基于非专利文献2的用于图像识别的十层CNN和卷积神经网络的配置的范例。图26示出了针对每个信号处理层的输入DAC和输出ADC的必要通道编号。在第一层的卷积中，所述卷积层包括28个输入通道和96个输出通道。在第二层中，所述卷积层包括865个输入通道和96个输出通道。865个输入通道是通过将1个偏置通道添加到第一层中的96个输出通道的9个数据而获得的96×9+1个通道。

假设在第二层中采用96个输入通道/96个输出通道的交叉开关与1个输入通道/96个输出通道的交叉开关的组合作为基本配置。96个输入通道/96个输出通道的积-和计算被执行9次，并且1个输入通道/96个输出通道的积-和计算被执行一次。提供了具有865个输入通道/96个输出通道的交叉开关的相同计算结果。除了一个偏置DAC之外，可以使输出DAC的数量与输入ADC的数量相匹配。然而，当提供如IC的配置时，可能有必要使DAC和ADC在功耗和面积方面进一步降低。