[发明专利]存储器电路、其操作方法及数据读取方法

权利要求书

1.一种存储器电路，包括：

第一字线；

第一位线；

第二位线；

第一反相器，耦接至第一存储节点；

第二反相器，耦接至所述第一存储节点和所述第一反相器；

P型传输门晶体管，耦接在所述第一存储节点和所述第一位线之间，并且耦接至所述第一字线、所述第一反相器和所述第二反相器；

第二字线；

第三反相器，耦接至第二存储节点；

第四反相器，耦接至所述第二存储节点和所述第三反相器；以及

另一P型传输门晶体管，耦接在所述第二存储节点和所述第二位线之间，并且耦接至所述第二字线、所述第三反相器和所述第四反相器；以及

预充电电路，耦接至所述第一位线或所述第二位线，所述预充电电路配置为响应于第一信号，将所述第一位线或所述第二位线充电至预充电电压，所述预充电电压介于第一逻辑电平的电压和第二逻辑电平的电压之间。

2.根据权利要求1所述的存储器电路，其中，所述预充电电路包括具有第一阈值的第一N型晶体管。

3.根据权利要求1所述的存储器电路，其中，所述第一反相器、所述第二反相器和所述P型传输门晶体管是五晶体管(5T)静态随机存取存储器(SRAM)的存储器单元的部分。

4.根据权利要求1所述的存储器电路，其中，所述预充电电路包括：

第一类型的第一晶体管，所述第一晶体管包括：

所述第一晶体管的第一端配置为接收所述第一信号；

所述第一晶体管的第二端耦接至所述第一位线或所述第二位线；以及

所述第一晶体管的第三端耦接至少第一电源电压。

5.根据权利要求4所述的存储器电路，其中，所述第一类型是n型。

6.根据权利要求1所述的存储器电路，进一步包括：

均衡电路，耦接在所述第一位线和所述第二位线之间，所述均衡电路配置为响应于第二信号，使所述第一位线和所述第二位线的电压等于所述预充电电压。

7.根据权利要求6所述的存储器电路，其中，所述均衡电路包括：

第一类型的第一晶体管，包括：

所述第一晶体管的第一端，配置为接收所述第二信号；

所述第一晶体管的第二端，耦接至所述第一位线；以及

所述第一晶体管的第三端，耦接至所述第二位线。

8.根据权利要求7所述的存储器电路，其中，所述第一类型是p型。

9.根据权利要求1所述的存储器电路，进一步包括：

第一写入驱动器包括：

输入端，配置为接收数据信号；以及

输出端，在第一节点处耦接至所述第一位线并且在第二节点处耦接至所述第二位线。

10.根据权利要求9所述的存储器电路，进一步包括：

第一传输门，在第一节点处耦接至所述第一位线，并且配置为接收第二信号和第三信号，所述第三信号是反相的所述第二信号；以及

第二传输门，在第二节点处耦接至所述第二位线，并且配置为接收所述第二信号和所述第三信号。

11.根据权利要求10所述的存储器电路，进一步包括：

感测放大器，通过所述第一传输门耦接至所述第一位线，并且通过所述第二传输门耦接至所述第二位线，所述感测放大器配置为响应于感测放大器使能信号，感测所述第一位线的电压和所述第二位线的电压的差值。

12.根据权利要求1所述的存储器电路，其中，所述第二反相器没有耦接至所述第二位线。