[发明专利]一种纳米线围栅器件的形成方法有效
申请号: | 201910320171.5 | 申请日: | 2019-04-19 |
公开(公告)号: | CN110034015B | 公开(公告)日: | 2021-07-23 |
发明(设计)人: | 殷华湘;张青竹;张兆浩;姚佳欣;叶甜春 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336;H01L29/10;H01L29/423;H01L29/78;B82Y40/00 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王宝筠 |
地址: | 100029 北京市朝阳*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 纳米 线围栅 器件 形成 方法 | ||
1.一种纳米线围栅器件的形成方法,其特征在于,包括:
在衬底上形成第二鳍,根据栅极材料对所述第二鳍进行表面掺杂形成第一鳍以及所述第一鳍上的介电层,所述第一鳍包括交替层叠的第一外延层和第二外延层;所述介电层暴露所述第一鳍的沟道区域;所述第二外延层在沟道区域的侧壁表面与所述第二外延层在沟道区域的中央位置掺杂浓度不同;
去除所述沟道区域的第一外延层,将所述沟道区域的第二外延层作为纳米线;
形成包围所述纳米线的栅极。
2.根据权利要求1所述的方法,其特征在于,所述在衬底上形成第二鳍,根据栅极材料对所述第二鳍进行表面掺杂形成第一鳍以及所述第一鳍上的介电层,包括:
在衬底上形成由第三外延层和第四外延层交替层叠而成的第二鳍;
对所述第二鳍进行表面掺杂得到第一鳍,所述第一鳍中的第一外延层由所述第三外延层通过表面掺杂而成,所述第一鳍中的第二外延层由所述第四外延层通过表面掺杂而成;
在所述第一鳍上形成介电层。
3.根据权利要求2所述的方法,其特征在于,所述对所述第二鳍进行表面掺杂得到第一鳍,包括:
在所述第二鳍的表面形成掺杂层,所述掺杂层中包括掺杂元素,所述掺杂元素扩散至所述第二鳍的表面,得到第一鳍;
去除所述掺杂层。
4.根据权利要求2所述的形成方法,其特征在于,所述在所述第一鳍上形成介电层,包括:
形成覆盖所述第一鳍的沟道区域的伪栅极;
在所述伪栅极两侧的第一鳍中形成源漏区;
覆盖所述伪栅极两侧的第一鳍,以形成介电层;
去除所述伪栅极,以暴露出所述第一鳍的沟道区域。
5.根据权利要求2所述的方法,其特征在于,所述在所述第一鳍上形成介电层,包括:
沉积介电材料层;
对所述介电材料层进行刻蚀,以暴露出所述第一鳍的沟道区域,形成介电层;
在所述形成包围所述纳米线的栅极后,所述方法还包括:
去除所述介电层,在所述栅极两侧的第一鳍中形成源漏区。
6.根据权利要求1所述的方法,其特征在于,所述在衬底上形成第二鳍,根据栅极材料对所述第二鳍进行表面掺杂形成第一鳍以及所述第一鳍上的介电层,包括:
在衬底上形成由第三外延层和第四外延层交替层叠而成的第二鳍;
在所述第二鳍上形成介电层,所述介电层暴露所述第二鳍的沟道区域;
对所述沟道区域的第二鳍进行表面掺杂得到第一鳍;所述第一鳍中的第一外延层由所述第三外延层在所述沟道区域通过表面掺杂而成,所述第一鳍中的第二外延层由所述第四外延层在所述沟道区域通过表面掺杂而成。
7.根据权利要求6所述的方法,其特征在于,对所述沟道区域的第二鳍进行表面掺杂得到第一鳍,包括:
在所述沟道区域的第二鳍的表面形成掺杂层,所述掺杂层中包括掺杂元素,所述掺杂元素扩散至所述沟道区域的第二鳍的表面,得到第一鳍;
去除所述掺杂层。
8.根据权利要求6所述的方法,其特征在于,所述在所述第二鳍上形成介电层,包括:
形成覆盖所述第二鳍的沟道区域的伪栅极;
在所述伪栅极两侧的第二鳍中形成源漏区;
覆盖所述伪栅极两侧的第二鳍,以形成介电层;
去除所述伪栅极,以暴露出所述第二鳍的沟道区域。
9.根据权利要求6所述的方法,其特征在于,所述在第二鳍上形成介电层,包括:
沉积介电材料层;
对所述介电材料层进行刻蚀,以暴露出所述第二鳍的沟道区域,形成介电层;
在所述形成包围所述纳米线的栅极后,所述方法还包括:
去除所述介电层,在所述栅极两侧的第一鳍中形成源漏区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910320171.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造