[发明专利]竖直型存储器件

说明书

一种竖直型存储器件包括：衬底，包括第一区域以及与所述第一区域相邻的第二区域；在所述第一区域和所述第二区域上延伸的第一导电层；在所述第一区域和所述第二区域上延伸的第二导电层，所述第二导电层堆叠在所述第一导电层上。所述衬底的上表面在所述第一区域与所述第二区域之间的边界处具有台阶部分，并且所述第一区域中的所述衬底的上表面低于所述第二区域中的所述衬底的上表面。

相关申请的交叉引用

本申请要求于2018年4月20日在韩国知识产权局提交的韩国专利申请No.10-2018-0045979的优先权，其全部公开内容通过引用合并于本文。

技术领域

本发明构思涉及一种竖直型存储器件。

背景技术

电子产品的尺寸逐渐减小，而这种电子产品仍然需要处理高容量数据。因此，增大了在这种电子产品中使用的半导体存储器件的集成度。在可以增大半导体存储器件的集成度的方法中，已经提出了一种竖直型存储器件，其中堆叠了具有竖直晶体管结构(而不是现有的平面晶体管结构)的存储器单元。

发明内容

本发明构思的一些示例实施例将提供一种具有改善的可靠性的竖直型存储器件。

根据本发明构思的一些示例实施例，竖直型存储器件包括：衬底，包括第一区域以及与所述第一区域相邻的第二区域；在所述第一区域和所述第二区域上延伸的第一导电层；在所述第一区域和所述第二区域上延伸的第二导电层，所述第二导电层堆叠在所述第一导电层上。所述衬底的上表面在所述第一区域与所述第二区域之间的边界处具有台阶部分，并且所述第一区域中的所述衬底的上表面低于所述第二区域中的所述衬底的上表面。

根据本发明构思的一些示例实施例，竖直型存储器件包括：衬底，包括单元阵列区域以及与所述单元阵列区域相邻的连接区域；多个栅电极层，堆叠在所述衬底的单元阵列区域和连接区域上，并在所述连接区域中形成阶梯结构；所述单元阵列区域中的多个沟道结构，所述多个沟道结构穿过所述多个栅电极层；以及所述连接区域中的多个虚设沟道结构，所述多个虚设沟道结构穿过所述多个栅电极层中的至少一个。所述衬底的上表面在所述单元阵列区域与所述连接区域之间的边界处具有台阶部分。所述多个沟道结构的竖直长度大于所述多个虚设沟道结构的竖直长度。

根据本发明构思的一些示例实施例，竖直型存储器件包括：衬底，包括单元阵列区域以及与所述单元阵列区域相邻的连接区域；多个栅电极层，堆叠在所述衬底的单元阵列区域和连接区域上，所述多个栅电极层中的最下面的一个栅电极层在所述连接区域中形成阶梯结构；多个沟道结构，在所述单元阵列区域中，并且穿过所述多个栅电极层；以及多个虚设沟道结构，在所述连接区域中，并且穿过所述多个栅电极层中的至少一个。所述衬底的上表面在所述单元阵列区域与所述连接区域之间的边界处具有台阶部分。所述多个沟道结构中的每一个包括与所述衬底接触的第一外延层，所述多个虚设沟道结构中的每一个包括与所述衬底接触的第二外延层，并且所述第一外延层的上表面的高度与所述第二外延层的上表面的高度不同。

附图说明

根据结合附图给出的以下具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点，在附图中：

图1是示出根据本发明构思的一些示例实施例的竖直型存储器件的配置的示意图；

图2是概念性地示出图1的单元阵列区域的电路图；

图3是根据本发明构思的一些示例实施例的竖直型存储器件的示意性平面图；

图4至图6是根据本发明构思的一些示例实施例的竖直型存储器件的示意性横截面图；

图7A和图7B是示出根据本发明构思的一些示例实施例的半导体器件的栅极介电层的图；

图8是根据本发明构思的一些示例实施例的竖直型存储器件的示意性横截面图；